基于MMSE的并行干扰取消ASIC实现MIMO软输入软输出检测

需积分: 9 6 下载量 75 浏览量 更新于2024-09-11 收藏 1.75MB PDF 举报
"这篇论文是关于ASIC实现软输入软输出(Soft-Input Soft-Output, SISO)MIMO检测器的,使用了基于最小均方误差(Minimum Mean-Squared Error, MMSE)的并行干扰取消(Parallel Interference Cancellation, PIC)技术。该工作在无线通信系统中具有重要意义,特别是对于满足现代无线通信系统如IEEE 802.11n和3GPP-LTE的数据速率和链路可靠性需求。MIMO技术是这些系统的关键,但要充分利用其潜力,需要依赖迭代MIMO解码和SISO数据检测。 作者Christoph Studer、Schekeb Fateh和Dominik Seethaler提出了一种低复杂度的MMSE算法,设计了相应的VLSI架构,并实现了一个四流1.5平方毫米的检测芯片,采用90纳米CMOS工艺制造。该ASIC芯片包含了所有必要的预处理电路,并且在峰值数据速率上超过了600Mb/s,符合IEEE 802.11n标准。此外,论文还与当前最先进的MIMO检测器进行了比较,展示了其性能优势。 MIMO技术在多输入多输出无线通信系统中通过利用空间多样性实现了更高的频谱效率和抗干扰能力。SISO检测器在这种系统中扮演关键角色,因为它能够提供软信息,即对每个符号概率的估计,这对于迭代解码至关重要。而MMSE算法则是在这种检测中降低误码率的一种有效方法,它通过最小化预测误差的均方值来估计信号。 并行干扰取消是一种有效的干扰抑制策略,它在多个接收天线之间并行地执行干扰消除,从而提高信号恢复的准确性和系统的整体性能。这种技术在多用户环境中尤其有用,可以减少不同用户间的数据流相互干扰。 ASIC(应用特定集成电路)实现的优势在于它可以针对特定任务优化硬件,从而实现高效、低功耗的运算。论文中的ASIC设计不仅实现了高性能,还考虑了面积效率,使得四流MIMO检测器能在1.5mm²的芯片面积内实现,这是在90纳米工艺技术下对体积和功耗的有效控制。 这篇论文为迭代MIMO解码提供了一种实际可行的硬件解决方案,有助于推动无线通信系统的发展,特别是在高数据速率和低延迟要求的应用中。通过创新的MMSE PIC算法和ASIC设计,该工作为实现更高效、更可靠的MIMO系统奠定了基础。"