JEDEC标准：2022 DDR5 UDIMM原始卡规格

版权申诉

188 浏览量更新于2024-06-28 收藏 512KB PDF 举报

"JEDEC JESD308-U0-RCA_v1.0 2022 DDR5 UDIMM Raw Card Annex A.pdf" DDR5 UDIMM（无缓冲双列直插内存模块）是新一代内存标准，由JEDEC固态技术协会制定并发布。JESD308-U0-RCA_v1.0是这份标准的最新版本，旨在规范2022年及以后DDR5内存模块的设计、生产和测试。文档的主要内容可能涵盖了DDR5 UDIMM的物理规格、电气特性、功能要求、兼容性以及测试方法。 DDR5内存相比DDR4，在性能上有了显著提升，包括更高的数据传输速率、更大的带宽、更先进的错误校正机制以及更低的电压。DDR5 UDIMM的引入，旨在满足不断增长的计算需求，尤其是在数据中心、高性能计算和人工智能等领域的应用。文档中的"Raw Card Annex A"部分，可能详细描述了DDR5 UDIMM的原始卡设计，包括物理尺寸、引脚配置、信号定义等。这部分内容对于硬件工程师和内存模块制造商来说至关重要，因为它提供了设计和验证DDR5 UDIMM的具体指导。 JEDEC的标准制定过程严谨，由其董事会和法律团队进行审查和批准，确保标准能消除制造商和购买者之间的误解，促进产品间的互换性，并帮助购买者快速选择到适合的产品。值得注意的是，JEDEC在制定标准时并不考虑可能涉及的专利问题，这意味着采用这些标准的各方需要自行处理可能的专利冲突。 DDR5 UDIMM的引入对整个计算机行业具有重大意义，它推动了内存技术的发展，提高了系统的整体性能。随着DDR5技术的普及，未来的系统将能够更快地处理大量数据，从而更好地支持大数据分析、云计算和实时计算等高要求的应用场景。总结而言，JEDEC JESD308-U0-RCA_v1.0是DDR5 UDIMM的最新设计规范，它详细规定了DDR5 UDIMM的各个方面，对于内存制造商、系统设计师以及相关行业的专业人士来说，是理解并实现DDR5技术的关键参考资料。

JEDEC Standard No. 308-U0-RCA 
 
-i- 
 
DDR5 UDIMM Raw Card Annex A 
 
Contents 
Page 
1  Scope ................................................................................................................................................. 1 
2  DDR5 Unbuffered DIMM Design File ............................................................................................. 1 
3  Module Configuration ....................................................................................................................... 1 
4  SDRAM Configuration ..................................................................................................................... 2 
5  Supported Speeds .............................................................................................................................. 2 
6  Design Deviations ............................................................................................................................. 2 
7  General Layout .................................................................................................................................. 3 
8  Functional Block Diagram ................................................................................................................ 4 
9  Sideband Bus Routing ....................................................................................................................... 6 
10  Clock Net Structure ........................................................................................................................... 7 
11  Data Net Structure – DQ, DQS_t, DQS_c ........................................................................................ 8 
12  Address and Command Net Structure Routing ................................................................................. 9 
13  Control Net Structure Routing ........................................................................................................ 10 
14  DIMM Impedance Profile ............................................................................................................... 11 
15  ALERT_n Net Structure Routing .................................................................................................... 12 
16  RESET_n Net Structure Routing .................................................................................................... 13 
17  Cross Section Recommendations .................................................................................................... 14 
 
Tables 
Table 1 — DDR5 UDIMM Design File ........................................................................................................ 1 
Table 2 — Module Configuration ................................................................................................................. 1 
Table 3 — SDRAM Configuration ............................................................................................................... 2 
Table 4 — Supported Speeds ........................................................................................................................ 2 
Table 5 — Design Deviations ....................................................................................................................... 2 
Table 6 — Trace Lengths for Host and Local Signals .................................................................................. 6 
Table 7 — Trace Lengths for Clock to SDRAM Load Net Structures ......................................................... 7 
Table 8 — Trace Lengths for DQ[31:00]_A, DQS[03:00]_t_A, DQS[03:00]_c_A Trace Lengths for 
DQ[31:00]_B, DQS[03:00]_t_B, DQS[03:00]_c_B ................................................................... 8 
Table 9 — Trace Lengths for Address and Command Net Structures .......................................................... 9 
Table 10 — Trace Lengths for Control Net Structures ............................................................................... 10 
   
Downloaded by 65 56 (cdm_lj@163.com) on Oct 25, 2022, 5:05 pm PDT
   JEDEC

剩余21页未读，继续阅读

std86021

粉丝: 107
资源: 2805

JEDEC标准：2022 DDR5 UDIMM原始卡规格

JESD308 2022 DDR5 Unbuffered Dual Inline Memory Module (UDIMM)

【最新版可复制文字】 JEDEC JESD308-U0-RCC_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCA_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD308-U0-RCB_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD305-R8-RCA_v1.0 2022 DDR5 RDIMM

【最新版可复制文字】 JEDEC JESD308-U4-RCE_v1 2022 DDR5 UDIMM Raw

【最新版可复制文字】 JEDEC JESD309-S0-RCB_v1 2022 DDR5 SODIMM Raw

【最新版可复制文字】 JEDEC JESD309-S0-RCC_v1 2022 DDR5 SODIMM

【最新版可复制文字】 JEDEC JESD309-S4-RCD_v1 2022 DDR5 SODIMM Raw

【最新版可复制文字】 JEDEC JESD305-R4-RCF_v1 2022 DDR5 RDIMM

最新资源