![](https://csdnimg.cn/release/download_crawler_static/89017957/bgc.jpg)
主板CPU 的相应功能端,用于当前制式的检测及会聚调整状态进入的控制功
能.
P0 口:P0 口是一组 8 位漏极开路型双向 I/O 口,也即地址/数据总线复
用口。作为输出口用时,每位能吸收电流的方式驱动 8 个TTL 逻辑门电路,
对端口 P0写“1”时,可作为高阻抗输入端用.在访问外部数据存储器或程序
存储器时,这组口线分时转换地址(低 8 位)和数据总线复用,在访问期间激
活内部上拉电阻.在 Flash 编程时,P0 口接收指令字节,而在程序校验时,
输出指令字节,校验时,要求外接上拉电阻.
P1 口:P1是一个带内部上拉电阻的 8 位双向I/O口,P1 的输出缓冲级
可驱动(吸收或输出电流)4 个 TTL逻辑门电路。对端口写“1",通过内部
的上拉电阻把端口拉到高电平,此时可作输入口。作输入口使用时,因为内部
存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。与 AT89
C51 不同之处是,P1。0 和 P1.1 还可分别作为定时/计数器 2 的外部计数输
入(P1.0/T2)和输入(P1。1/T2EX)。Flash 编程和程序校验期间,P1
接收低 8 位地址。
P2口:P2 是一个带有内部上拉电阻的 8 位双向 I/O 口,P2 的输出缓冲级
可驱动(吸收或输出电流)4 个 TTL 逻辑门电路。对端口P2 写“1",通过内部
的上拉电阻把端口拉到高电平,此时可作输入口,作输入口使用时,因为内部
存在上拉电阻,某个引脚被外部信号拉低时会输出一个电流(IIL)。在访问
外部程序存储器或 16 位地址的外部数据存储器(例如执行MOVX @DPTR 指
令)时,P2 口送出高 8 位地址数据。在访问 8 位地址的外部数据存储器(如