14bit 80MSPS流水线ADC中MDAC设计：速度、精度与功耗优化

本篇硕士学位论文深入探讨了14bit 80MSPS流水线ADC（Analog-to-Digital Converter）中的增益数模单元（MDAC）的设计与研究。作者戚韬，专注于微电子学与固体电子学领域，由导师吴建辉指导，针对高速、高精度的流水线ADC中MDAC的重要地位进行了详尽阐述。 MDAC在流水线ADC中扮演着关键角色，它不仅决定了系统的速度和精度，而且显著影响功耗。随着技术的发展，MDAC的性能优化成为了实现高性能ADC的关键挑战。论文首先概述了MDAC的基本原理，包括其工作原理和在ADC转换过程中的作用，强调了如何通过合理分配各级MDAC的转换位数来平衡速度、精度和功耗。 论文详细设计了一款14bit的流水线ADC，采用了10级架构，其中第一级为3.5bit，后续8级为1.5bit，最后一级为3bit Flash量化器。设计过程中特别关注了采样电容的优化，以最小化功耗。作者创新性地采用了改进的MDAC结构，如两级增益提高的运算放大器和带驱动电路的BootsWap采样开关，结合CHRT0．35μm CMOS工艺，实现了80MHz速率下的3.5bit MDAC电路。 设计中，第一级MDAC电路被要求在80MHz时钟频率下达到12位分辨率（12bR）。此外，论文还分析了流水线ADC的算法，提出了一种有效的溢出位判断方法。通过Matlab模拟，验证了系统结构的合理性及溢出位判断的有效性。通过HSPICE仿真，当输入4.1796875MHz、幅度为0.125V的正弦差分信号，采样频率为80MHz时，输出信号的信噪比(Signal-to-Noise and Distortion Ratio, SFDR)达到了83.7dB，充分证明了设计的MDAC电路满足了系统性能要求。 这篇论文不仅提供了MDAC在高速流水线ADC中的实用设计方法，还涵盖了理论分析和实际应用的结合，对于理解MDAC在现代ADC中的作用以及优化设计具有很高的参考价值。关键词集中在流水线型ADC、高速、高精度、增益数模单元以及系统结构的级间优化等方面，展示了作者对该领域的深厚理解和扎实的专业技能。