USB1.1 OTG控制器设计与实现——基于89c51的接口信号解析

"这篇硕士学位论文主要探讨了USB1.1 OTG (On-The-Go) 控制器IP核的设计，作者是张明，导师是王礼平，专业为生物医学工程，发表于2005年。论文指出，USB虽然广泛应用，但在没有主机的情况下外围设备无法直接通信，而OTG技术解决了这一问题，允许设备间直接连接。文章按照IP核设计流程，使用Verilog硬件描述语言在EDA环境中完成了设计。" 在USB1.1 OTG技术中，控制器扮演着至关重要的角色，它需要支持OTG 1.0补充协议，并具备一定的功能。OTG控制器的主要接口信号包括收发器端和存储器端的信号。收发器端接口信号涉及Rx_DP, Rx_DM, Rx_Rcv, Tx_DP, Tx_DM, TxEn, Speed, Suspend, ID等，这些信号直接连接到收发器，用于数据传输和状态控制。而DPPullUp, DPPullDown, DMPullDown, VbusEn, VbusChg等信号则通过微处理器的I²C总线接口控制，实现电源管理和设备识别。 存储器端接口则主要服务于数据的暂存和传输，例如FIFO（先进先出）缓存，使用同步单口存储器实现，如RAM。接口信号包括RAM_Addr, RAM_DataIn, RAM_DataOut, RAM_WE, RAM_RE，分别对应地址线、数据输入、数据输出、写使能和读使能，这些信号确保数据在存储器和控制器之间的正确流动。 论文中提到的控制器设计考虑了与8051兼容的微处理器总线接口，这意味着OTG控制器必须与8051系列的微处理器协同工作以实现完整功能。控制器的模块化设计采用了自顶向下的方法，分为六个一级子模块和多个二级子模块，每个模块都有明确的功能定位。 在设计过程中，作者进行了RTL级的描述和功能仿真，利用Verilog HDL编写代码并在ModelSim环境下进行验证。此外，构建了总线功能模型，为系统测试提供了基础，通过Synplify工具进行了面向FPGA的综合，评估了控制器的资源消耗。 最后，论文提出了一些针对USB1.1 OTG控制器IP核设计的改进建议，以提高性能和效率。关键词包括USB OTG、IP核、Verilog HDL、状态机、测试平台和总线功能模型。