DRAM刷新策略与16K×16bit DRAM构造解析

"μs存储元的最大刷新周期-对抗样本生成技术综述" 本文主要讨论了动态随机存取存储器(DRAM)的刷新机制以及在构建内存系统时的配置方法。在DRAM芯片中，存储单元需要定期刷新以保持其存储状态。针对给定的DRAM芯片，其具有1024行，存取时间为0.5μs，最大刷新周期为2ms，且CPU至少每1μs访问一次内存。 首先，文章分析了三种不同的刷新方式：分散式、集中式和异步式刷新。分散式刷新可能导致CPU访问频率受限，因为它要求每次刷新间隔内至少有一次访问。集中式刷新虽然能保证CPU的访问频率，但在刷新过程中存在“死区”，可能导致大量的访问延迟。相比之下，异步式刷新在保证访问频率的同时，延迟相对较小，因此是最合理的刷新方式。两次刷新的最大时间间隔为1.95μs，而芯片完成一遍刷新需512μs。 接着，文章讨论了如何使用不同规格的DRAM芯片构建16K×16bit的DRAM系统。当使用16K×4bit的芯片时，需要4片来组成16K×16bit的DRAM。每片芯片在存储空间中的位置是连续的，它们的地址线、数据线和控制线需要正确连接以实现整个系统的功能。同样的问题也适用于4K×16bit的芯片，但没有给出具体解答。 此外，文章还提及了计算机系统的一些基础概念，如实际机器与虚拟机器的区别，计算机系统的层次结构，以及高级语言、汇编语言和机器语言之间的联系和差异。计算机系统结构定义了软件与硬件之间的接口，而计算机组成则关注如何将这些接口逻辑实现为硬件。冯·诺依曼模型强调存储程序的概念，即程序和数据都存储在内存中，由控制单元按照程序顺序执行。 最后，虽然标签提到了“任国林”，但这可能是指作者或与该主题相关的个人，但具体信息并未在摘要中提供。本文涵盖了DRAM刷新策略、内存系统构建以及计算机系统基础知识等多个IT领域的关键知识点。