Virtuoso与MMSIM结合的Check/Assertion Flow在先进工艺设计中的应用

"本文介绍如何在先进的工艺节点如TSMC 16nm和Intel 14nm下，利用Cadence的Virtuoso和MMSIM进行有效的Check/Assertion流程，以提升集成电路设计的效率和准确性。Virtuoso Check/Assertion Flow包括在图形界面配置检查与断言，通过仿真获取结果，直接在界面展示并进行后处理，以及在原理图上的反标。这一流程覆盖了常见的电路检查需求，尤其强调基于瞬态仿真的Dynamic Check的优势，它能够帮助设计师提前发现和避免设计中的问题，减少设计迭代次数。" 在集成电路设计中，Check/Assertion Flow是至关重要的，因为它能够确保设计的正确性和可靠性。Virtuoso是业界广泛使用的高级混合信号设计平台，而MMSIM则是一个强大的仿真器，两者的结合提供了强大的检查和断言功能。 1. CircuitCheck - **Static Check** 主要是基于电路拓扑结构进行的检查，例如检查悬空节点、浮动栅极、浮动基座和热点井等。static_erc是Static Check的一种，能有效地检测未连接的端口，防止设计中的连接错误。 - **Dynamic Check** 是基于瞬态仿真的结果进行检查，它能捕获在电路运行时可能出现的问题，如瞬态过冲、欠冲、功耗分析等。相比Static Check，Dynamic Check能提供更丰富的运行时行为信息，但可能需要更多仿真时间。 2. Virtuoso Check/Assertion Flow步骤 - **设置**: 设计师在Virtuoso的图形界面中定义检查规则和断言，这使得设置过程更加直观，无需编写复杂的脚本。 - **仿真**: 使用MMSIM进行电路仿真，获取运行数据。 - **结果显示**: 仿真完成后，Check/Assert的结果直接在图形界面中呈现，方便查看和理解。 - **后处理**: 对检查结果进行分析和处理，可以进行错误分类、过滤和报告生成。 - **反标**: 结果可以直接反标到原理图中，帮助设计师直观定位问题所在。 3. 优势与应用 - **图形化界面**: 使得非脚本熟练的工程师也能轻松操作，降低了学习曲线，提高了设计效率。 - **动态检查**: 动态检查提供了一种高效的方法来检查设计中的动态行为问题，相比其他静态检查工具更具有优势。 - **实际项目验证**: 在TSMC 16nm和Intel 14nm的项目中，Check/Assertion Flow已成功应用，证明了其在提高设计效率和降低迭代次数方面的有效性。 Virtuoso Check/Assertion Flow是现代集成电路设计中不可或缺的工具，它通过集成的检查和断言机制，帮助设计师在早期阶段发现问题，从而优化设计，减少错误，提高设计质量和生产力。