LMK04828：JESD204B兼容超低噪声时钟 jitter 清除器

"LMK04828是一款符合JEDEC JESD204B标准的超低噪声时钟抖动清洁器，采用双环路PLL架构，提供多达14个差分设备时钟和高达7个SYSREF时钟。其主要特性包括极低的RMS抖动（12kHz至20MHz时为88fs，100Hz至20MHz时为91fs）以及在245.76MHz时的-162.5dBc/Hz噪声地板。该器件还能提供最高达3.1GHz的时钟输出频率，并支持LVPECL、LVDS、HSDS、LCPECL等多种输出格式。PLL2可配置为最多14个差分输出，而PLL1则能提供1个缓冲的VCXO/晶体输出，支持LVPECL、LVDS和2倍LVCMOS可编程输出。此外，LMK04828具有双重环路的PLLatinum PLL架构，保证了高稳定性和可靠性。PLL1部分支持多达3个冗余输入时钟，具备自动和手动切换模式，实现无中断切换和LOS（丢失信号）功能。当输入时钟丢失时，它还具备保持模式，内置低噪声晶体振荡器电路，确保系统持续运行。" LMK04828是德州仪器（TI）推出的一款高性能时钟发生器，专为需要极高精度和低抖动性能的应用设计。JESD204B标准的兼容性使得LMK04828适用于高速数字接口，如SerDes和ADC/DAC等。超低的RMS抖动性能对于数据通信和信号处理系统至关重要，因为它直接影响系统的整体信号质量和误码率。 双环路PLL架构是LMK04828的核心优势，能够提供卓越的时钟性能和灵活性。PLL1和PLL2各自拥有独特的功能：PLL1不仅能够处理多个冗余输入时钟，还能在输入时钟失效时进入保持模式，维持系统的连续运行。而PLL2则侧重于生成大量差分时钟输出，适应各种接口需求。 输出类型包括LVPECL、LVDS、HSDS和LCPECL，这种多样性使得LMK04828能够轻松集成到不同系统中。同时，LVPECL、LVDS和LVCMOS的可编程输出进一步增强了其适用性。 在安全关键应用中，如航空航天、军事或医疗设备，LMK04828的高稳定性和无中断切换能力尤为重要。文档末尾的重要通知强调了产品可用性、保修、安全关键应用的使用以及知识产权等相关免责声明，提醒用户在具体应用中需仔细阅读并遵守这些条款。 LMK04828是一款针对高精度、低抖动需求设计的时钟解决方案，其特性组合使其成为需要精确时钟同步和可靠性的系统开发者的理想选择。