计算机组成原理：双端口存储器实验步骤与数据写入验证

本篇文档主要介绍了计算机组成原理实验中的具体步骤和实验过程，涉及到的是使用IDT7132双端口存储器进行数据的读写操作。实验目标包括理解双端口静态存储器的工作原理、数据存储和读取机制，以及并行读写的冲突处理。 首先，实验开始于设置DP=1和DB=0，编程开关置于正常位置。双端口存储器IDT7132有两个独立的数据总线接口：左端口接数据总线DBUS，用于数据读写；右端口接指令总线IBUS，主要用于指令传输，无需进行数据写入。存储器的控制引脚包括CEL#、LR/W#、OEL#、CER#、RR/W#和OER#，它们负责控制左右两端口的读写操作： - CEL#：左端口选择引脚，当CEL#=1时，禁止左端口操作。 - LR/W#：决定左端口操作类型，LR/W#=1时进行读操作，LR/W#=0时进行写操作。 - OEL#：三态门功能，OEL#=0时数据能送到DBUS，OEL#=1时禁止数据输出。 - CER#、RR/W#和OER#控制右端口的读写，但在这次实验中，RR/W#保持高电平，OER#接地，仅用于左端口操作。 实验步骤详细说明： 1. 设置开关SW7-SW0为00H，通过QD按钮将地址00H放入地址寄存器AR，然后设置K0(LDAR#)=0和K2(CEL#)=1等条件，执行左端口的读取操作。 2. 再次设置开关，令K0(LDAR#)=1，K2(CEL#)=0，LR/W#=0，执行写入操作，将00H写入存储器00H单元。 3. 重复以上过程，每次改变SW7-SW0的值，对应地将10H、20H、30H、40H写入00H、10H、20H、30H和40H单元。 实验还涉及地址寄存器AR的使用，其地址递增功能由LDAR#和AR＋1两个控制信号管理。当LDAR#=0时，地址寄存器从SW7-SW0接收地址，而AR＋1在T2时使地址自增。 实验设备包括TEC-5计算机组成实验系统、逻辑测试笔、双踪示波器和万用表，这些工具将帮助参与者观察和验证实验操作的效果。 通过这个实验，学生能够掌握双端口存储器的实际操作，加深对存储器工作原理的理解，同时熟悉如何通过控制信号实现数据的读写，并了解可能遇到的并行操作冲突情况。