PCIE控制电路设计与VC709开发板原理图分析

PCIE控制电路-VC709开发板原理图分析 PCIE控制电路是VC709开发板的一部分，负责控制PCI Express通道的数据传输。该电路由FPGA芯片实现，使用的是Xilinx公司的XC7VX690T-FFG1761芯片，该芯片具有17个I/O BANK，每个BANK含50个用户IO引脚，所有用户IOBANK均为HPBANK，其IO电压不超过1.8V。 FPGA芯片的引脚分布图显示，Bank0用于FPGA配置，Bank37-39、31-33用于两DDR3控制器接口，Bank19、34-36用于FMC_HPC接口，Bank17用于SFP+控制命令接口，Bank13用于USBtoUart、DIP_SW，Bank14-15用于BPIFlash、LEDs、XADC，Bank12、16、18未使用。 PCI Express控制电路使用Quad 115的MGTREFCLK1引脚输入PCIe时钟信号，该信号来自边缘连接器，并经AC耦合后输入FPGA U1 pin AB8和AB7引脚。PCIE_CLK_Q0_P信号连接到FPGA U1 pin AB8，PCIE_CLK_Q0_N信号连接到FPGA U1 pin AB7。 FPGA芯片的配置模式有两种：JTAG配置模式和主并模式。JTAG配置模式不需要额外的掉电非易失性存储器，因此通过其配置的比特文件在FPGA断电后即丢失，每次上电后都需要重新配置。但是由于JTAG模式配置效率高，因此是项目研发阶段必不可少的配置模式。主并模式下，将配置文件存在FLASH中，掉电不丢失，上电后FPGA从FLASH中读取配置文件。 在FPGA配置过程中，有多个信号参与其中。INIT_B信号是芯片初始化指示信号，低有效。在FPGA配置开始阶段，芯片清空初始化时变低；清空过程结束后变高。PROG_B信号是重配置FPGA信号，低有效。当其被拉低至500ns时，会强制FPGA进入重配置阶段，当PROG_B变高时，会清空FPGA配置寄存器，并将DONE、INIT_B拉低。DONE信号是FPGA配置状态指示信号，当FPGA处于配置阶段时为低，配置完成后变高。 PCIE控制电路是VC709开发板的一部分，负责控制PCI Express通道的数据传输，使用FPGA芯片实现，具有多种配置模式和信号参与其中。