使用SystemC/TLM进行EDA/PLD的IP开发与FPGA建模方法

"EDA/PLD中的利用基于SystemC/TLM的方法学进行IP开发和FPGA建模，主要探讨如何应对复杂系统级芯片设计的挑战，通过高级抽象提高验证效率和复用性。" 在现代电子设计自动化（EDA）和可编程逻辑器件（PLD）领域，随着系统级芯片（SoC）技术的发展，设计的复杂性和紧迫的上市时间需求推动了新方法学的诞生。传统的寄存器传输级（RTL）设计方法在处理大规模、复杂的IP（知识产权）和系统验证时显得力不从心。为了解决这个问题，意法半导体（ST）引入了一种设计流程，它依赖于SystemC和事务级建模（TLM）来提升效率。 SystemC是一种基于C++的建模语言，特别适合于高层次的抽象建模，包括硬件和软件的集成。这种高级抽象使得设计者能够快速构建IP的精确周期模型或RTL模型，简化了复杂IP的建模过程。当设计进入低级抽象阶段，模型的构建和验证会变得更复杂。而SystemC/TLM方法学的优势在于，它允许在不同的抽象层次上使用相同的测试平台和场景，从而在整个开发周期内有效地重用测试案例和环境，减少了重复工作，提高了效率。 事务级建模（TLM）进一步加强了SystemC的功能，它提供了一种标准接口来连接不同模型之间的通信，使得在不同抽象层次之间进行模型交互变得更加容易。这种增强的可移植性意味着同一测试配置可以在多个设计抽象级别上使用，无需进行大量的修改。 以UWBMAC（超宽带媒体访问控制）IP的开发为例，SystemC被选为实现整个IP的工具。通过这种方式，不仅可以快速完成高层次的仿真，而且可以在设计的早期阶段就开始软件的编写，这大大缩短了设计周期。此外，一旦IP的RTL（寄存器传输级）版本完成，它可以无缝地移植到如SPEAr系列FPGA这样的平台上。SPEAr系列FPGA包含了ARM内核和其他IP，并且拥有可配置逻辑块，为用户提供了极大的灵活性，可以根据需求实现特定的逻辑功能。 基于SystemC/TLM的方法学在IP开发和FPGA建模中起着关键作用，它提供了高级抽象建模能力，简化了验证过程，提高了代码的可复用性，降低了复杂系统的开发难度，使得设计者能够在更短的时间内完成更复杂的SoC设计。这种方法学的应用对于满足不断增长的市场和技术挑战至关重要。