EDA/PLD中的基于中的基于CPLD的高速可程控数字延迟线系统的设计的高速可程控数字延迟线系统的设计
1. 引言 Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引
出系统中一个重要组成部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们
接收到的信号为同步信号而又因为地理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需
要在各分电源前端各配置一高速脉冲数字延迟线,对输入信号进行调节使经过数字延迟线后所有信号达到同步
的效果。数字延迟线要求其延迟时间可调,时间范围为:5ns~300ns。延迟线是用于将电信号延迟一段时间的元
件或器件,其广泛使用在雷达、电子计算机、彩色电视系统、通信系统,以及测量仪器中
1.. 引言引言
Kicker电源是“九五”国家重大科学工程之一兰州重离子加速器冷却储存环(HIRFL-CSR)的注入引出系统中一个重要组成
部分[1] ,电源系统共包括六个分电源,它们需从共同的信号源接收信号,由于要求它们接收到的信号为同步信号而又因为地
理位置致使其接收的信号是不可能完全同步的,为使其接收到同步信号需要在各分电源前端各配置一高速脉冲数字延迟线,对
输入信号进行调节使经过数字延迟线后所有信号达到同步的效果。数字延迟线要求其延迟时间可调,时间范围为:
5ns~300ns。延迟线是用于将电信号延迟一段时间的元件或器件,其广泛使用在雷达、电子计算机、彩色电视系统、通信系
统,以及测量仪器中。
随着EDA技术的广泛应用,CPLD已成为现代数字系统设计的主要手段, CPLD的时钟延迟可达到ns级,结合其并行工作
方式,在超高速、实时测控方面有非常广阔的应用前景;并且CPLD具有高集成度、高可靠性,几乎可将整个设计系统下载于
同一芯片中,实现所谓片上系统,从而大大缩小其体积。CPLD目前正朝着更高速、更高集成度、更强功能和更灵活的方向发
展[2]。采用CPLD来实现数字延迟线系统,不 但大大节省电路开发费用,而且能提高设计效率,同时还能有效实现电路的数
字化与微型化。
2 数字延迟线工作原理数字延迟线工作原理
数字延迟线是将逻辑信号延迟一段时间的元件或器件。通常数字延迟线的设计思路是通过两个参数完全相同的延迟模块分
别对脉冲的上升沿和下降沿进行延迟来达到脉冲信号整体延迟一段时间的效果。而由于实际上不可能存在参数完全相同的延迟
模块使得脉冲前后沿的延迟时间不可能完全相同,所以这种设计的数字延迟线的延迟精度不可能很高。如果仅用一个延迟模块
就能同时完成脉冲前后沿的延迟,这样就即节省了电路制作成本又提高了延迟线的延迟精度。本文正是基于这一思想并使用
CPLD芯片来实现数字延迟线的设计的。
本数字延迟线整体思想是:延迟模块在触发信号上升沿到来时开始工作,逻辑控制电路控制其输出为输入脉冲同相信号或
输入脉冲反相信号,逻辑控制电路输出用于触发延迟模块,在延迟线输入脉冲上升沿到来时,逻辑控制电路输出为与输入脉冲
同相信号,进而触发延迟模块,在延迟线输入脉冲下降沿到来时,逻辑控制电路输出为与输入脉冲反相信号,该信号刚好为上
升沿,进而触发延迟模块进行延迟。同时该数字延迟线设计采用了反馈网络结构,结构更紧凑,更稳定。具体工作原理如下: