FPGA在矩阵计算中的并行算法与高效实现

"后向回代-high performance computing for big data: methodologies and applications" 本文主要探讨了在大数据背景下，如何利用现场可编程门阵列（FPGA）进行高性能计算，特别是针对矩阵计算的优化与并行算法设计。FPGA作为一种可重构计算平台，由于其硬件可定制性和强大的计算能力，逐渐成为可重构超级计算的重要组成部分。然而，FPGA在矩阵计算领域的应用仍面临硬件编程复杂、并行算法设计困难、硬件资源占用大、存储需求高和带宽需求大等问题。 首先，文章提出了一种面向基本矩阵运算的FPGA设计方法，特别是针对分块矩阵乘法的高性能、高存储效率并行结构。通过研究矩阵向量乘和矩阵乘的时空映射与模型构建，设计了一套自动化的并行结构生成框架。通过循环分块和其他优化技术，实现了数据传输和存储的优化，使得存储需求从原来的O(b^2)降低到O(b)，其中b为数据块大小。实验结果显示，这种并行结构在性能上超越了现有的解决方案。 其次，为了提高LU分解的效率，文章提出了FPGA上的列选主元LU分解的细粒度流水线并行算法，并设计了相应的线性阵列结构。这一并行算法充分利用了流水线并行性和数据重用，不仅适用于LU分解，还可扩展到下三角方程组求解和多右端项线性方程组的求解。线性阵列结构实现了全硬件的稠密线性方程组求解，具有良好的性能模型，实验表明其性能优于已有工作和通用处理器的软件实现。 最后，针对不选主元的LU分解，文章提出了分块稠密矩阵分解的并行算法和并行结构。采用分而治之的策略，结合循环分块和时空映射，设计了一种FPGA实现方法，有效解决了串行LU分解的问题。 本文从FPGA的角度出发，深入研究了矩阵计算的优化方法，包括并行算法设计、硬件结构优化和存储效率提升，为大数据环境下的高性能计算提供了新的思路和解决方案。这些成果对于推动FPGA在大规模数据处理中的应用具有重要意义。