合肥工大硕士论文：宽频压控振荡器设计提升SoC PLL性能

电荷泵锁相环的压控振荡器设计是一项关键的电路技术，尤其在现代片上系统(SoC)中，它作为锁相环(PLL)的核心组件起着决定性作用。合肥工业大学的硕士研究生罗芳杰针对这一课题进行了深入研究，她的硕士论文探讨了如何利用SMIC0.35微米工艺设计一款高性能的差分环形压控振荡器（VCO），作为PLL中的频率源，以满足高速D/A和A/D转换器等电路的需求。 论文首先阐述了振荡器的基本原理，重点介绍了环形振荡器的结构，强调了根据特定性能指标如频率调节范围和低噪声选择六级负载控制型环形VCO的重要性。设计过程分为电路设计和版图设计两个部分。在电路设计方面，包括了偏置电路、环形振荡器单元电路和整形电路的设计。其中，为了提高锁相速度，限频电路被集成到偏置电路中；而整形电路则确保了VCO输出信号的全摆幅，以便于 PLL 的正常工作。 版图设计是整个设计的另一个关键环节，通过匹配、对称布局以及屏蔽干扰措施，以减少噪声和外部干扰对电路性能的影响。利用HSPICE、Spectre以及混合信号仿真工具Nanosim，作者进行了电路的预仿真和后仿真实验，结果显示VCO的频率调节范围可达96MHz至400MHz，而在400MHz工作频率下的相位噪声达到-104分贝每赫兹(1MHz)。 论文的实践应用部分，基于设计的VCO构建的PLL已成功应用于高速D/A转换器中，并且在多项目晶圆(MPW)流片和初步测试中表现出色，实现了预期的设计目标。因此，该研究对于理解电荷泵锁相环的压控振荡器设计原则、优化方法以及实际应用具有很高的价值，尤其是在追求高速、低噪声和高精度的现代电子系统设计中。