高效模拟电荷延迟线提升288x4 CMOS读出电路性能

本文档主要探讨了一种用于288×4读出电路中的高效率模拟电荷延迟线（ACDL）在高性能CMOS读出集成电路（ROIC）设计中的应用。该研究由北京大学信息学院微电子学系的学者们，鲁文高、陈中建和张雅聪共同完成，并发表于2008年9月的《北京大学学报(自然科学版)》第44卷第5期。 作者提出了一种创新的ACDL结构，这种结构能够实现时间延迟积分（Time Delay Integration, TDI）功能，显著提升了ROIC的性能。设计的CMOS ROIC特别适用于288×4规格的红外焦平面阵列（IRFPA），其视频输出端共计4个，每个像素的输出频率高达4-5 MHz。这意味着，如果将此芯片应用于384×288分辨率的图像采集，帧率可以达到惊人的160 Hz。 测试结果显示，这款芯片具备多项关键特性：首先，动态范围超过78分贝，这表示其能有效处理大量输入信号强度变化，确保图像质量不受影响；其次，线性度超过99.5%，意味着读出过程中的非线性误差极小，数据转换准确无误；最后，均匀性高达96.8%，保证了所有像素的响应一致性，从而实现高质量的图像输出。 这项研究不仅为CMOS ROIC的设计提供了新的技术方案，而且展示了在实际应用中所取得的优秀性能指标。这对于提升图像传感器的性能，特别是在高速、高分辨率场景下的应用，具有重要的实用价值和理论意义。通过这款高效率的模拟电荷延迟线，科研人员得以实现更快速、更精确的数据读取，推动了电子成像技术的发展。