VLSI测试与可测性设计：插入测试点技术

"该资源是一份关于国科大模式识别课程2018期末试题，主要探讨了可测性设计技术在VLSI（超大规模集成电路）中的应用，特别是测试点的插入方法，以提高电路的可控性和可观性。内容包括控制点和观察点的概念，以及如何通过插入它们来改善电路的测试性。此外，还引用了一个例子说明如何通过插入不同类型的测试点减少所需的测试图形数量。" 在VLSI测试方法学和可测性设计中，插入测试点是一个关键的技术，用于提升电路的测试效率和准确性。可测性设计技术分为专用和结构化两种，前者关注局部电路的修改，后者注重全局的系统化设计。在传统的测试方法中，测试人员通常会在时序电路中先进行初始化，然后添加控制点和观察点来增强电路的可测性。 测试点分为控制点（Control Point, CP）和观察点（Observer Point, OP）。控制点作为原始输入，旨在改进电路的可控性，使得我们可以更好地控制电路的行为。而观察点则作为原始输出，帮助我们更好地观测和理解电路的状态。插入测试点的目的是简化测试过程，降低故障检测的复杂性。例如，当电路中的某个节点信号难以直接观测时，可以通过插入观察点将该信号引出，从而便于测试。 图5.6展示了测试点插入的效果。原始电路中，节点P的信号可能难以通过模块C2观察。通过在节点P处插入观察点OP（图5.6b），可以直观地获取P的信号状态。进一步地，如果需要控制节点P的值，可以插入控制点CP（图5.6c），使P的值能够被设置为0。结合控制点和观察点的使用（图5.6d），可以更全面地控制和监测电路。在某些复杂情况下，可能需要插入多个控制点，如CP1和CP2（图5.6e），以实现对P值的0和1控制。此外，还可以通过多路选择器等器件插入控制点，以实现更加灵活的控制（图5.6f）。 这本书籍《VLSI测试方法学和可测性设计》深入介绍了电路测试的基础理论和方法，涵盖了数字电路的描述、模拟、组合电路和时序电路的测试生成，以及专用和扫描可测性设计等多个方面。书中不仅适合高校学生和研究生学习，也是集成电路设计、制造、测试和应用领域的专业人员的重要参考书。 测试点的插入是优化VLSI测试过程的关键步骤，通过对电路的可控性和可观性进行改善，可以显著提高测试效率，降低测试成本，并确保电路的质量。通过学习和掌握这些技术，工程师们能够更好地应对复杂集成电路的测试挑战。