SPC560B54L5：32位汽车微控制器技术规格

SPC56

需积分: 40 54 浏览量更新于2024-07-18 收藏 19.29MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

Contents RM0037

16/1044 DocID15700 Rev 10

26.3.2 Slave mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641

26.3.3 Module Disable mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 641

26.3.4 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

26.4 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

26.4.1 Signal overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

26.4.2 Signal names and descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 642

26.5 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . 643

26.5.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 643

26.5.2 DSPI Module Configuration Register (DSPIx_MCR) . . . . . . . . . . . . . . 644

26.5.3 DSPI Transfer Count Register (DSPIx_TCR) . . . . . . . . . . . . . . . . . . . 647

26.5.4 DSPI Clock and Transfer Attributes Registers 0–5 (DSPIx_CTARn) . . 648

26.5.5 DSPI Status Register (DSPIx_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 656

26.5.6 DSPI DMA / Interrupt Request Select and Enable Register

(DSPIx_RSER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658

26.5.7 DSPI PUSH TX FIFO Register (DSPIx_PUSHR) . . . . . . . . . . . . . . . . 660

26.5.8 DSPI POP RX FIFO Register (DSPIx_POPR) . . . . . . . . . . . . . . . . . . 662

26.5.9 DSPI Transmit FIFO Registers 0–3 (DSPIx_TXFRn) . . . . . . . . . . . . . 663

26.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 664

26.6.1 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 665

26.6.2 Start and stop of DSPI transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666

26.6.3 Serial peripheral interface (SPI) configuration . . . . . . . . . . . . . . . . . . . 667

26.6.4 DSPI baud rate and clock delay generation . . . . . . . . . . . . . . . . . . . . 670

26.6.5 Transfer formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 673

26.6.6 Continuous serial communications clock . . . . . . . . . . . . . . . . . . . . . . . 680

26.6.7 Interrupt/DMA requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 682

26.6.8 Power saving features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684

26.7 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . . . 684

26.7.1 How to change queues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 684

26.7.2 Baud rate settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 685

26.7.3 Delay settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 686

26.7.4 Calculation of FIFO pointer addresses . . . . . . . . . . . . . . . . . . . . . . . . 686

27 Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689

27.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689

27.2 Technical overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689

27.2.1 Overview of the STM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691

27.2.2 Overview of the eMIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 691

DocID15700 Rev 10 17/1044

RM0037 Contents

27.2.3 Overview of the PIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693

27.3 System Timer Module (STM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693

27.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 693

27.3.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 694

27.3.3 Memory map and register definition . . . . . . . . . . . . . . . . . . . . . . . . . . 694

27.3.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 697

27.4 Enhanced Modular IO Subsystem (eMIOS) . . . . . . . . . . . . . . . . . . . . . . 698

27.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 698

27.4.2 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 701

27.4.3 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . 701

27.4.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 713

27.4.5 Initialization/Application information . . . . . . . . . . . . . . . . . . . . . . . . . . . 744

27.5 Periodic Interrupt Timer (PIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 748

27.5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 748

27.5.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749

27.5.3 Signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 749

27.5.4 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . 749

27.5.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 753

27.5.6 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . 755

28 Analog-to-Digital Converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 756

28.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 756

28.1.1 Device-specific features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 756

28.1.2 Device-specific implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 757

28.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758

28.3 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758

28.3.1 Analog channel conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 758

28.3.2 Analog clock generator and conversion timings . . . . . . . . . . . . . . . . . 761

28.3.3 ADC sampling and conversion timing . . . . . . . . . . . . . . . . . . . . . . . . . 761

28.3.4 ADC CTU (Cross Triggering Unit) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 765

28.3.5 Presampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 766

28.3.6 Programmable analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767

28.3.7 DMA functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 769

28.3.8 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 769

28.3.9 External decode signals delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 769

28.3.10 Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 770

Contents RM0037

18/1044 DocID15700 Rev 10

28.3.11 Auto-clock-off mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 770

28.4 Register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 770

28.4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 770

28.4.2 Control logic registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 777

28.4.3 Interrupt registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 781

28.4.4 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 788

28.4.5 Threshold registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 791

28.4.6 Presampling registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 793

28.4.7 Conversion timing registers CTR[0...2] . . . . . . . . . . . . . . . . . . . . . . . . 795

28.4.8 Mask registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796

28.4.9 Delay registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 801

28.4.10 Data registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 802

28.4.11 Watchdog register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 804

29 Cross Triggering Unit (CTU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

29.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

29.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

29.3 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816

29.4 Memory map and register descriptions . . . . . . . . . . . . . . . . . . . . . . . . . 817

29.4.1 Event Configuration Registers (CTU_EVTCFGRx) (x = 0...63) . . . . . . 817

29.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818

29.5.1 Channel value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 820

30 Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823

30.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 823

30.2 Main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 824

30.3 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 824

30.4 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825

30.4.1 Module structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 825

30.4.2 Flash memory module sectorization . . . . . . . . . . . . . . . . . . . . . . . . . . 826

30.4.3 TestFlash block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 827

30.4.4 Shadow sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 828

30.4.5 User mode operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 829

30.4.6 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 830

30.4.7 Power-down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 830

30.4.8 Low power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 831

DocID15700 Rev 10 19/1044

RM0037 Contents

30.5 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 831

30.5.1 CFlash register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 833

30.5.2 DFlash register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 869

30.6 Programming considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 893

30.6.1 Modify operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 893

30.6.2 Double word program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 894

30.6.3 Sector erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 896

30.7 Platform flash memory controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 904

30.7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 904

30.7.2 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . 907

30.8 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 916

30.8.1 Access protections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 917

30.8.2 Read cycles – Buffer miss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 917

30.8.3 Read cycles – Buffer hit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 917

30.8.4 Write cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 917

30.8.5 Error termination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 918

30.8.6 Access pipelining . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 918

30.8.7 Flash error response operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 918

30.8.8 Bank0 page read buffers and prefetch operation . . . . . . . . . . . . . . . . . 918

30.8.9 Bank1 Temporary Holding Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 920

30.8.10 Read-while-write functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 921

30.8.11 Wait-state emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 922

31 Static RAM (SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

31.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

31.2 Low power configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

31.3 Register memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 924

31.4 SRAM ECC mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 925

31.4.1 Access timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 925

31.4.2 Reset effects on SRAM accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . 926

31.5 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 926

31.6 Initialization and application information . . . . . . . . . . . . . . . . . . . . . . . . . 926

32 Register Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

32.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

32.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 928

Contents RM0037

20/1044 DocID15700 Rev 10

32.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 929

32.4 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 929

32.5 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . 929

32.5.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 930

32.5.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 931

32.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 933

32.6.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 933

32.6.2 Change lock settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 933

32.6.3 Access errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 936

32.7 Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 937

32.8 Protected registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 937

33 Software Watchdog Timer (SWT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944

33.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944

33.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944

33.3 Modes of operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944

33.4 External signal description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 944

33.5 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . 945

33.5.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 945

33.5.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 945

33.6 Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 950

34 Error Correction Status Module (ECSM) . . . . . . . . . . . . . . . . . . . . . . . 952

34.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 952

34.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 952

34.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 952

34.4 Memory map and register description . . . . . . . . . . . . . . . . . . . . . . . . . . 952

34.4.1 Memory map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 952

34.4.2 Register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 953

34.4.3 Register protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 973

35 IEEE 1149.1 Test Access Port Controller (JTAGC) . . . . . . . . . . . . . . . 974

35.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974

35.2 Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974

35.3 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 974

剩余1043页未读，继续阅读

木喳喳

粉丝: 3
资源: 7

SPC560B54L5：32位汽车微控制器技术规格

SPC560B50烧录接线与SCRIPTS

spc560p40l3.pdf

SPC560x / MPC560x 的Demo程序

ce12800 v800r013c00spc560b560)镜像

常用芯片手册芯片资料MAX260常用芯片手册芯片资料MAX260

常用芯片手册芯片资料82530常用芯片手册芯片资料82530

全国互联网网民数和互联网普及率.xlsx

SQLAlchemy-2.0.30-cp37-cp37m-musllinux_1_1_x86_64.whl

百度云/百度网盘Python客户端

2010-2021年省级碳排放和分行业二氧化碳排放数据(全新整理)

SQLAlchemy-2.0.31-cp310-cp310-manylinux_2_17_x86_64.whl

科技小贴士-美国白宫召开会议讨论开源软件给软件供应链带来的安全隐患(1).docx

vite-page-entry-main.zip

geopandas-0.13.1-py3-none-any.whl

SQLAlchemy-2.0.30-cp311-cp311-macosx_11_0_arm64.whl

钢结构厂房工程监理全过程工作流程图（44个流程）.rar

SQLAlchemy-2.0.0rc3-cp310-cp310-win32.whl

slim-0.7.0a4.tar.gz

lxml-5.0.1-pp38-pypy38_pp73-win_amd64.whl

常用芯片手册芯片资料AD7323常用芯片手册芯片资料AD7323

最新资源