中断原理与实验：单级中断系统模型解析

"该资源为‘计算机组成原理6.pdf’，主要探讨了中断原理及其在实验中的应用。实验旨在通过模拟单级中断和中断返回，使学生理解中断控制器、中断向量、中断屏蔽等基本概念，并了解微程序控制器与中断控制器的协作机制。实验内容基于一个简单的中断系统模型，支持单级中断和中断请求屏蔽功能。中断系统由GAL22V10芯片实现，中断允许标志(INTE)、中断请求(INTR)和中断屏蔽控制逻辑是关键组成部分。实验还涉及中断地址寄存器(IAR)，用于保存中断发生时的断点地址。" 在计算机系统中，中断是一种重要的通信方式，使得CPU能够处理突发事件或外部设备的请求。实验中的中断系统是一个简化模型，仅包含单级中断和单个中断请求，具有中断屏蔽功能，以帮助学习者掌握中断处理的基本流程。 中断控制器在中断系统中起着核心作用，负责接收中断请求并进行处理。在这个实验中，中断控制器由两片GAL22V10芯片实现，它们管理中断请求信号(INTR1)和中断允许标志(INTE)。INTR1是经过时钟CLK1同步的中断信号，确保与实验台的时序一致。中断请求信号的上升沿表示有外部中断请求到达。 中断允许标志(INTE)控制中断是否可以被响应。如果INTE为1，中断请求会被接受，反之则被屏蔽。INTE的状态受控于微指令INTS和INTC，以及复位信号CLR。当INTS为1且INTC为0时，INTE在下一个时钟上升沿变为1，允许中断；当INTC为1时，INTE变为0，禁止中断。CLR信号用于复位，当CLR为0时，INTE在下一个CLK1上升沿变为0。 中断向量是中断处理程序的地址和相应服务程序的处理代码，它通常存储在内存的特定区域，称为中断向量表。虽然在实验描述中没有详细讨论中断向量，但在实际系统中，中断控制器会根据中断类型查找中断向量，从而确定应执行的服务程序。 实验中提到的中断地址寄存器(IAR)是一个关键组件，它保存了中断发生时CPU当前指令的地址，即断点地址。当CPU响应中断时，会将这个地址保存，以便中断处理完成后能正确返回到原来的执行位置。 这个实验为学习者提供了一个实践平台，通过模拟中断处理过程，深入理解中断系统的工作原理，包括中断请求、中断响应、中断屏蔽以及中断返回的机制。同时，它也揭示了微程序控制器如何与中断控制器协同工作，确保系统的正常运行。