CPU内部模块解析：数据处理类指令与流水线技术

需积分: 9 120 浏览量更新于2024-07-15 收藏 618KB PDF 举报

"本章详细剖析了数据处理类指令，包括算术、逻辑、移位、比较和数据传送等指令的处理过程，旨在理解CPU内部模块如流水线、寄存器文件RF、算术逻辑单元ALU的功能和实现。通过实例程序的分析，展示了数据处理类指令的执行效果，并提供了在OR1KSim模拟器和ModelSim中的验证方法。章节重点分析了l.add和l.sfeqi两条代表性指令，并深入探讨了ALU模块的工作原理。此外，还介绍了流水线中的数据相关问题以及OR1200处理器的解决方案。最后，讨论了如何在OR1200中定制自定义指令，以计算32位数据的奇偶校验位，并给出了不完整的流水线数据通路图，后续章节会进一步完善。" 在数据处理类指令中，算术指令如l.add和l.addc是重要的组成部分。l.add指令执行两个寄存器的无进位加法，结果存储在目标寄存器中，同时影响特殊寄存器SR的进位(CY)和溢出(OV)位。l.addc则执行带有当前进位标志的加法，用于支持多字节操作的连续加法。这些指令的执行都在一个时钟周期内完成，体现了CPU高效处理数据的能力。数据处理类指令还包括逻辑操作（如AND、OR、XOR）、移位（如LSL、LSR）和比较（如EQ、NEQ）等，它们在编程中起到逻辑控制和数据转换的关键作用。例如，逻辑指令可以用于设置或清除特定位，移位指令则用于位的左移或右移，比较指令则用于判断两个值是否相等或不等，这些指令的执行同样涉及到ALU的不同操作。在流水线处理中，数据处理类指令的执行可能会遇到数据相关问题，即一条指令的结果被下一条指令用作输入，导致执行顺序的依赖。这种情况下，CPU需要采取措施如插入等待周期来解决相关性，保证正确执行。OR1200处理器使用特定的方法来解决这个问题，以保持流水线的连续运行。 ALU模块是CPU的核心部件，根据不同的操作码执行不同的算术和逻辑运算。通过对ALU的深入分析，可以理解各种数据处理指令如何在硬件层面上得以实现。此外，通过自定义指令的介绍，读者可以了解到如何扩展处理器功能，以满足特定的应用需求。本章内容全面覆盖了数据处理类指令的各个方面，从理论到实践，从基本概念到高级应用，为理解CPU内部工作机制提供了坚实的基础。通过学习，读者不仅可以掌握指令的使用，还能深入了解CPU内部架构的设计和优化。

assign rf_rda =

if_insn[31]

|| if_maci_op; //此处 rf_rda 存储的是指令的最高位，表示是否读取 rA

assign rf_rdb =

if_insn[30]

; //此处 rf_rdb 存储的是指令的次高位，表示是否读取 rB

从图 4.3 可以知道 rf_addra、rf_addrb、rf_rda、rf_rdb 四个信号都输出到 RF 模块，分别对应 RF 模块

的 addra、addrb、rda、rdb。RF 是寄存器文件（Register File）模块，其内部主要还是 RAM，寄存器就对

应 RAM 中的存储单元，比如：r1 对应 mem[1]、r2 对应 mem[2]，所以对寄存器的读写实际都是对 RAM

的读写。寄存器 r0-r31 可以映射到特殊寄存器的组 0，所以使用特殊寄存器访问指令 l.mtspr、l.mfspr 也可

以访问寄存器，本章不考虑 RF 中与 l.mtspr、l.mfspr 有关的部分，此时 RF 内部结构可以使用图 4.4 简单描

述，注意图中只是列出了 RF 的主要接口，并且内部的 rf_a、rf_b 模块还是采用左边接口是输入、右边接

口是输出这样的方式绘制。

图 4.4 RF 内部结构简单描述

可见 RF 中有两个模块 rf_a、rf_b，这两个模块都是简单双口 RAM（读/写端口分开），在 OR1200 中

简单双口 RAM 的定义在文件 or1200_dpram.v 中，主要代码如下：

or1200_dpram.v

module or1200_dpram

(

clk_a, ce_a, addr_a, do_a, clk_b, ce_b, we_b, addr_b, di_b

);

// Default address and data buses width

parameter aw = 5; //默认地址线是 5 位宽度，因为只有 32 个寄存器

parameter dw = 32; //数据宽度是 32，寄存器是 32 位的

// Generic synchronous double-port RAM interface

input clk_a; // 时钟

input ce_a; // 读操作片选信号

input [aw-1:0] addr_a; // 读地址

output [dw-1:0] do_a; // 输出数据

input clk_b; // 时钟

input ce_b; // 写操作片选信号

input we_b; // 写使能信号

input [aw-1:0] addr_b; // 写地址

input [dw-1:0] di_b; // 要写入的数据

reg [dw-1:0] mem [(1<<aw)-1:0] //与 QMEM 中一样，也是使用数组描述 RAM

reg [aw-1:0] addr_a_reg; // 读地址寄存器

assign do_a = mem[addr_a_reg]; //读 RAM

always @(posedge clk_a)

if (ce_a)

addr_a_reg <= addr_a; //寄存读地址

// RAM write

always @(posedge clk_b)

if (ce_b & we_b)

mem[addr_b] <= di_b; //写 RAM

endmodule // or1200_dpram

与 QMEM 中 RAM 定义是相似的，只是 RF 中 RAM 的地址线是 5 位，因为只有 32 个寄存器。观察图

4.4，RF 中使用了两个简单双口 RAM：rf_a、rf_b，并且这两个简单双口 RAM 的“写”相关接口是一样的，

但是读端口相互分开，这样设计的优点是：如果是写寄存器，那么会同时写 rf_a、rf_b，所以 rf_a、rf_b

中保存的内容始终是一样的，如果是读寄存器，那么可以同时读出两个寄存器的值，分别是 dataa、datab。

通过对 RF 模块的分析可以明白 CTRL 模块的输出 rf_rda、rf_addra、rf_addrb、rf_rdb 分别表示：读 rf_a

使能、读 rf_a 的地址、读 rf_b 使能、读 rf_b 的地址。回顾 l.add 模块在取指阶段的组合逻辑输出，如下：

or1200_ctrl.v

assign rf_addra = if_insn[20:16]; //读 rf_a 的地址

assign rf_addrb = if_insn[15:11]; //读 rf_b 的地址

assign rf_rda = if_insn[31] || if_maci_op; //读 rf_a 使能

assign rf_rdb = if_insn[30]; //读 rf_b 使能

对于指令 l.add 而言，需要读出两个寄存器的值，所以其指令的二进制码的最高位、次高位都为 1。从

这里也可以总结出如果指令的最高两位都是 1，那么该指令需要读取两个寄存器的值作为源操作数；如果

指令的最高两位只有一位是 1，那么该指令需要读取一个寄存器的值作为源操作数；如果指令的最高两位

都是 0，那么该指令不需要读取寄存器。

以上就是 l.add 指令在取指阶段的组合逻辑输出，主要工作就是：为读取源寄存器做准备。完整的信

号变化参考表 4.5。

表 4.5 l.add 指令在取指阶段的组合逻辑输出

序号信号名称信号作用所在模块值输出目的模块

1 if_maci_op

表示取指阶段的指令是否是 l.maci

CTRL 0

不输出

2 rf_addra

要读取的寄存器 rA 的序号

CTRL

寄存器 rA 的序号

3 rf_addrb

要读取的寄存器 rB 的序号

CTRL

寄存器 rB 的序号

4 rf_rda

是否需要读寄存器 rA

CTRL 1 RF

5 rf_rdb

是否需要读寄存器 rB

CTRL 1 RF

4.4.2 l.add 取指阶段的时序逻辑输出

（1）RF 中 rf_a、rf_b 单元会分别寄存读地址，参考上面关于简单双口 RAM 的代码分析。

（2）CTRL 模块会设置变量 sel_imm 的值，该值表示是否选择立即数作为 ALU 模块的操作数 b，为 1

表示选择立即数作为操作数 b，在后面译码阶段会更加明白 sel_imm 的作用。代码如下，此处 l.add 指令

的 26-31 位是 0x38，即 OR1200_OR32_ALU，所以设置 sel_imm 为 0。需要说明一点，id_freeze 表示流水

线译码阶段停滞，在指令的处理过程中暂时不考虑流水线停滞的情况，认为 id_freeze 始终为 0，同样也始

终认为 if_freeze、ex_freeze 为 0。因为流水线停滞是由于一些指令的处理过程引起的，所以在分析某些指

令的时候会介绍其如何改变 if_freeze、id_freeze、ex_freeze 的值，从而引起流水线停滞。

or1200_ctrl.v

always @(posedge clk or `OR1200_RST_EVENT rst) begin

if (rst == `OR1200_RST_VALUE)

sel_imm <= 1'b0;

else if (!id_freeze) begin //不考虑 id_freeze 为 1 的情况

case (if_insn[31:26]) // synopsys parallel_case

`OR1200_OR32_JALR: // j.jalr，转移类指令中的一种

sel_imm <= 1'b0;

`OR1200_OR32_JR: // l.jr，转移类指令中的一种

sel_imm <= 1'b0;

`OR1200_OR32_RFE: // l.rfe，异常返回指令

sel_imm <= 1'b0;

`OR1200_OR32_MFSPR: // l.mfspr，读取特殊寄存器指令

sel_imm <= 1'b0;

`OR1200_OR32_MTSPR: // l.mtspr，写特殊寄存器指令

sel_imm <= 1'b0;

`OR1200_OR32_XSYNC: //l.sys，系统调用指令

sel_imm <= 1'b0;

`ifdef OR1200_MAC_IMPLEMENTED

`OR1200_OR32_MACMSB: // l.mac/l.msb，乘累加/乘累减指令

sel_imm <= 1'b0;

`endif

`OR1200_OR32_SW: // l.sw，存储字指令

sel_imm <= 1'b0;

`OR1200_OR32_SB: // l.sb，存储字节指令

sel_imm <= 1'b0;

`OR1200_OR32_SH: // l.sh，存储半字指令

sel_imm <= 1'b0;

`OR1200_OR32_ALU:

//不带立即数的算术逻辑指令

剩余64页未读，继续阅读

greenqq

粉丝: 11
资源: 14

CPU内部模块解析：数据处理类指令与流水线技术

最新资源