单发射处理器浮点单元托马斯算法与内存访问分析

本资源是一份计算机系统结构的复习题文档，主要关注单发射处理器在浮点运算单元中的托马斯算法实现及其性能分析。单发射处理器的特点是其浮点运算单元配备了独立的加法器和乘法器，每个运算部件有自己的预留站，并通过中央数据总线（CDB）进行通信，但这个设计导致了广播操作需要一个完整周期。文档详细地列出了一个指令序列，展示了指令的各个阶段时间，包括从fetch（取指）、decode（解码）、issue（发出）、execute（执行）到write result（写回结果）的时间。 题目的关键部分涉及到了内存系统的缓存结构。具体讨论的是一个包含直接映射的L1缓存和全相联L2缓存的体系。以下是相关的知识点： 1. **缓存结构**： - L1 Cache: 直接映射（Direct-Mapped），意味着每个主存块有一个唯一的索引，通过10位的索引字段来定位缓存中的对应存储位置。由于是直接映射，查找速度较快。 - L2 Cache: 全相联（Fully-Associative），这意味着任何主存地址都可以映射到任意一个缓存行，这增加了命中率，但查找时间取决于整个缓存的大小，而非特定的索引。 2. **缓存访问时间和地址字段**： - Cache Access Time: 15 ns/线，意味着一次读写操作的平均时间是15纳秒，考虑到16字的数据线，实际为15 ns * 16 words = 240 ns。 - 主内存访问时间：70 ns/字，这是对整个主内存寻址和读写的最长时间。 3. **缓存大小与命中率**： - L1 Cache Size: 由于1024 sets，每个set大小为16字（16字 * 1024 sets），计算得出L1缓存总大小为16KB。 - Cache Hit Rate: 95%，表示在缓存命中的情况下，大部分读取请求能快速完成，减少了对外部主存的依赖。 4. **内存地址字段的大小**： - Tag: 14位，用于唯一标识缓存行，区分不同的主存块。 - Index: 10位，用于定位L1缓存中的具体位置。 - Offset: 4位，用于访问缓存内的字节偏移，对于16字的数据线，4位足够指示一个字的位置。 5. **有效访问时间**： 计算缓存有效访问时间需要考虑缓存命中和未命中的情况。由于L1的高命中率（95%），大部分情况下，L1缓存访问时间为15 ns。如果未命中，数据会从L2或主存获取，假设L2缓存同样有较高的命中率，有效访问时间将是L1缓存未命中后的延迟加上从L2读取的延迟，即70 ns/word。然而，由于题目没有给出L2的具体信息，这里无法给出精确的有效访问时间。 总结来说，这份文档深入探讨了计算机系统结构中的指令执行流程和缓存技术，重点在于理解单发射处理器的运作方式以及如何通过缓存优化系统性能。通过学习这些内容，考生可以更好地掌握计算机硬件层面的工作原理和性能分析方法。