湖南工业大学EDA课程关键点：谭会生第三版详解

湖南工业大学EDA课程的重点主要围绕电子设计自动化(EDA)的相关概念和技术展开，涵盖了谭会生编著的《EDA技术及应用》第三版中的关键知识点。该课程的核心内容包括以下几个方面： 1. **逻辑适配**：这是将综合器生成的网表文件针对特定目标器件进行定制的过程，涉及底层器件配置、逻辑分割、逻辑优化以及布线操作，目的是为了生成适用于目标器件的JEDEC格式下载文件。 2. **逻辑综合**：这是将电路设计的高级语言（如VHDL）转化为可以直接与FPGA/CPLD或ASIC门阵列匹配的网表文件，是硬件设计的第一步，用于生成可编程逻辑结构。 3. **时序仿真**：VHDL网表文件通过接线器/适配器发送至VHDL仿真器进行仿真，用于检查电路的行为和性能，确保设计符合预期。 4. **功能仿真**：综合后的VHDL设计在仿真器中进行的更深入的验证，检查设计的功能是否正确。 5. **硬件仿真与硬件测试**：硬件仿真通常使用FPGA对设计进行功能测试，通过后再转换为ASIC形式。硬件测试则直接将设计下载到FPGA中，实现实时功能检测。 6. **可编程功能单元(PFU/PFF)**：这些是FPGA中的可编程组件，其中有些包含RAM，有些不包含，提供不同的灵活性和存储能力。 7. **系统时钟锁相环(PLL)**：在FPGA设计中，PLL用于稳定和调整系统时钟，确保信号的精确同步。 8. **FPGA配置流程**：包括初始化、配置和启动等步骤，确保器件在被编程之前处于正确的状态。 9. **FPGA与CPLD的区别**：FPGA在掉电后会丢失逻辑信息，而CPLD具有非易失性存储，能在断电后保留逻辑数据。FPGA的优势在于集成度、速度和可靠性。 10. **VHDL**：作为描述数字系统的主要语言，VHDL用于描述系统结构、行为、功能和接口。设计过程中会用到IEEE、STD和VITAL等库，以及预定义的程序包如STD_LOGIC_1164、STD_LOGIC_ARITH和STD_LOGIC。 湖南工业大学EDA课程的教学内容涵盖了电子设计的全流程，从原理到实践，让学生掌握从逻辑设计、仿真到硬件实施的各个环节。