![](https://csdnimg.cn/release/download_crawler_static/89172876/bg9.jpg)
定点器件在硬件结构卜比浮点器件简单,具有价格低,速度快的特点,因而用的最多;
而浮点器件的优点是精度高,小需要进行定标和考虑有限字长效应,但是成本,功耗相
对较高,速度较慢,适合于对数据动态范围和精度要求高的特殊应用。
在同一系列的 DSP 产品中还划分有很多个具体型号。各个具体型号的 CPU 机构完全相
同,差别之处只在于 DSP 片内存储器和外设接口的配置不同。如 TI 公司的 CSX 系列中的
C50 和 C52,它们的 CPU 结构完全相同,不同之处在于 CSO 的片内 ROM 为 ZK,片内 RAM
为 10K,具有标准串口和 TDM 串口各一个;而 C52 的片内 ROM 为 4K 字,片内 RAM 为 16K
字,只有一个标准串口。同一系列不同型号产品具有丰富多样的外设接口和存储配置,
在不同的应用场合可以最大程度减少 DSP 的外围器件,缩小电路板面积,从而提高系统
性价比。
3.2.2 DSP 特点
在通用的微处理器中,乘法由软件完成的,即通过加法和移位实现,需要多个指令周
期才能完成。而 DSP 芯片中有专用的硬件乘法器,使得乘法累加运算速度大大提高。在
DSP 的指令系统中,提供了一些特殊的 DSP 指令。例如,TMS320C54x 中 FIRS 和 LMS 指令
专门用于系数对称的 FIR 波器和 LMS 算法。所以在相同的时钟频率和芯片集成度下,DSP
完成 FFT 算法的速度比通用微处理器要快 2 一 3 个数量级。
早期的微处理器内部大多采用冯·诺依曼(VonNeuman)结构,其特点是数据和程序公
用总线和存储空间,因此在某一个时刻,只能读写程序或者只能读写数据。因此即使是
执行单条指令也要耗费几个甚至几十个周期。哈佛结构是不同于传统的冯·诺曼结构的
并行体系结构,其主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和
数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问,即程序指令和
数据的存取空间分开,各有自己的程序总线和数据总线。这样处理器可以同时处理数据
和程序,大大地提高了处理器的处理能力。
与哈佛结构相关,DSP 芯片广泛采用流水线以减少指令执行时间,从而增强了处理器
的处理能力。TMS320 系列处理器的流水线深度从 2-6 级不等,即处理器可以并行处理 2-6
条指令,每条指令处于流水线的不同阶段。例如,一个四级流水线操作中,DSP 执行一条
指令,需要通过取指、译码、去操作和执行四个阶段,在程序运行过程中这几个阶段是
重叠的,在每个指令周期内,四个不同的指令处于不同的阶段。从而可以加快运行速度。
3.2.3 TMS320VC5402 功能介绍