改进的带隙基准源电路设计在晶振芯片中的应用

"一种用于晶振芯片中的基准源电路设计，谭传武，刘红梅，湖南铁道职业技术学院电务学院，湖南株洲412001" 在电子设计工程领域，特别是在5G和人工智能时代的背景下，对于智能手机和其他电子设备的需求日益增长，这推动了电子元件小型化和性能提升的发展。晶振芯片中的基准源电路是决定这些设备性能的关键部分，因为它为系统内的各个模块提供了稳定的参考电压。传统的带隙基准电路在提供稳定电压方面起到了重要作用，但其存在一些限制，如温度系数较高和电源抑制比（PSRR）不足。 带隙基准电路利用BJT或MOSFET等半导体器件的特性来产生与绝对温度成正比的电流，从而得到一个稳定的电压参考。然而，这种电路通常受到温度变化的影响，导致输出电压的微小变化，这被称为温度系数。此外，电源电压的波动也会对基准电压产生影响，PSRR是衡量这一影响的指标。 本文提出了一种改进的带隙基准电路设计，旨在解决这些问题。电路主要由启动电路模块、带隙核心模块和运放模块组成。启动电路模块的创新之处在于取消了电容结构，这有助于加速电路的启动过程，减少延迟。带隙核心模块采用PNP三极管匹配3个等尺寸的PMOS管，这种设计可以提高电路的温度稳定性。运放模块则采用了差分+共源结构，以实现更高的增益，增强PSRR性能。 通过仿真测试，该改进的基准源电路在-20℃到+80℃的温度范围内，其温度系数约为6.9 ppm/℃，这是一个显著的优化，意味着电压输出对温度的变化更加不敏感。而在10 kHz的频率范围内，电源抑制比PSRR可以达到-53 dB以上，这意味着电源电压的变化对基准电压的影响大大降低。 这一设计的创新点在于它的优化启动电路和改进的带隙核心电路，以及高增益的运放结构，这些改进都有助于提高基准源的稳定性和精度，满足了现代电子设备对小型化、低功耗和高精度的需求。因此，这种基准源电路设计对于晶振芯片以及更广泛的电子产品的性能提升具有重要意义，特别是在5G通信和人工智能应用中，对精度和稳定性的要求更为严格。