基于FPGA的卷积神经网络核素识别硬件加速方法研究

基于FPGA的卷积神经网络核素识别硬件加速方法研究 本研究提出了一种基于FPGA的卷积神经网络核素识别硬件加速方法，旨在解决传统基于能谱解谱算法的核素识别仪器实时性差、功耗高的问题。该方法首先提出了一种轻量型一维卷积神经网络模型，用于核素分类，然后根据模型卷积层、池化层和全连接层的运算特点，利用并行流水线和加法树等硬件加速策略，将模型部署在Xilinx ZYNQ7020异构芯片中。 该方法的实验结果表明，在FPGA中，测试集平均识别精度达到98.41%，单次识别耗时1.57ms，与桌面端CPU相比，该硬件加速方法实现了64倍加速效果，功耗仅为2.115W。在实际测试实验中，137Cs单源识别精度为98%，137Cs与60Co混合源识别精度达到98.17%。该硬件加速方案满足低延时、低功耗等要求，适合于现场快速核素检测的场景，对便携式核素识别仪器开发具有重要的参考价值。 知识点： 1. 卷积神经网络（Convolutional Neural Networks，CNN）：一种深度学习算法，广泛应用于图像识别、自然语言处理等领域。在本研究中，使用了一种轻量型一维卷积神经网络模型，用于核素分类。 2. FPGA（Field-Programmable Gate Array）：一种可编程门阵列，能够实时地配置和重新配置数字电路。FPGA广泛应用于高性能计算、数据中心、人工智能等领域。在本研究中，使用了Xilinx ZYNQ7020异构芯片，部署卷积神经网络模型。 3. 硬件加速（Hardware Acceleration）：一种通过使用专门的硬件来加速计算的方法。在本研究中，使用了并行流水线和加法树等硬件加速策略，将模型部署在FPGA中，实现了64倍加速效果。 4. 核素识别（Radionuclide Identification）：一种核探测技术，用于检测和识别不同的核素。在本研究中，使用了卷积神经网络模型和FPGA硬件加速，实现了高效、低延时的核素识别。 5. 能谱解谱算法（Spectrum Deconvolution Algorithm）：一种传统的核素识别方法，基于能谱解谱算法的核素识别仪器实时性差、功耗高的问题。在本研究中，提出了一种基于FPGA的卷积神经网络核素识别硬件加速方法，解决了该问题。 本研究提出了一种基于FPGA的卷积神经网络核素识别硬件加速方法，解决了传统基于能谱解谱算法的核素识别仪器实时性差、功耗高的问题，具有重要的参考价值。