![](https://csdnimg.cn/release/download_crawler_static/87933193/bg6.jpg)
2.1 Verilog 语言
Verilog 语言最开始是于 1983 年由 Gateway Design Automation 公司开发的模
拟器产品的硬件建模语言,当时只是作为专用语言来使用。后来因为他们的产品
的逐步推广,Verilog 语言便以他们的模拟仿真器为媒介开始传播开来,直到后
来作为一种方便而实用的语言逐渐为众多设计者所接纳
[2]
。1990 年,再一次增
加语言普及性活动中被推向公众领域
[3]
。同时它也是从 C 语言发展过来的,语
法结构上继承和借鉴了 C 语言的语言结构。后来经过 OVI 的推广,使其形成了
IEEE 的标准
[4]
。这一努力最终成功,称为 IEEE Std 1364-1995。
Verilog 语言具有下述描述能力:设计的行为特性、设计的数据流特性、设
计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制,所有这
些都使用同一种建模语言
[5]
。此外,Verilog HDL 语言提供了编程语言接口,通
过该接口可以在模拟、验证期间从设计外部访问设计,包括模拟的具体控制和运
行
[6]
。除此之外 Verilog 语言还明确的定义了语法结构中的模拟和仿真语义。
2.2 QuartusII 软件
Quartus II 是 Altera 公司推出的的综合性质的开发软件,其中支持 VHDL、
原理图、AHDL(Altera Hardware Description Language)以及 VerilogHDL 等多
种设计的输入形式,而其内部又嵌有自带的综合器以及仿真器,能够完成从设计
之初的到完整的硬件配置 CPLD 设计流程,可以说完全能够胜任我们本次的设计
要求
[7]
。
Quartus II 设计流程一般如图2.0所示,其中主要包括:设计输入,逻辑综合,
布线布局,时许分析,仿真以及编程和配置几个环节。