CH7036：1.22版全面数据手册——HDMI/RGB/LVDS编码器详解

5星 · 超过95%的资源需积分: 10 199 浏览量更新于2024-07-25 收藏 2.23MB PDF 举报

CH7036是一款由Chrontel公司设计的全面的RGB/HDMI/LVDS编码器，其完整数据手册V1.22版本于2010年11月12日发布。这款芯片的主要特点包括： 1. **高分辨率支持**：该器件提供单通道的18-或24位LVDS接收器和发射器，可支持高达1366x768的显示分辨率，满足广泛的显示器需求。 2. **HDMI功能强大**：HDMI编码器支持1080p分辨率，能够处理高清视频信号，具备HDMI重复器功能，确保信号在长距离传输中的稳定。 3. **多标准兼容**：支持VGA显示，最高可达1080p，适应不同设备的连接需求。 4. **EDID读取与热插拔检测**：作为DDC主控制器，可以读取电子设备识别数据（EDID），并且具有HDMI和DVI的热插拔检测（HPD）功能，方便设备自动调整设置。 5. **安全选项**：可选HDCP 1.1版本，保护数字内容版权。 6. **音频接口**：内置3个10位高速DAC，支持数字音频输出，如SPDIF，最高支持20位数据流，频率范围至192kHz/2声道。同时，还支持I2S数字音频输入，最高可达24位数据流，支持多种采样率和声道数。 7. **灵活帧缓冲**：内部的on-chip帧缓冲器允许用户灵活调整输入LVDS视频时序，提高信号处理的灵活性。 8. **监控功能**：具备监测连接状态的能力，通过内部寄存器可以获取设备连接状态信息。 9. **色彩增强**：针对模拟RGB接口，提供像素级别的亮度和对比度增强功能。 10. **帧速率转换**：能够自动或通过编程转换输入视频帧率，适应不同应用场景的需求。 CH7036是一款功能丰富的视频编码器，适用于需要高分辨率、高清输出以及音频处理能力的多媒体设备，如电视、投影仪和显示器等。它的多标准支持和高级特性使其成为构建现代视频系统的关键组件。

CHRONTEL CH7036

201-1000-009 Rev. 1.22, 11/12/2010 11

2.3 DAC Output

2.3.1 Analog RGB Output

The CH7036 has three high speed video DACs for supporting analog RGB outputs. Two additional pins also

provide vertical sync and horizontal sync for driving the analog RGB monitor. A composite sync is available

through programming registers (Table 3). The CH7036 can support analog RGB display resolution up to 1080p.

Table 3: Composite sync type

CSSEL[2:0] Composite sync type

0 Vsync XOR Hsync

1 Vsync OR Hsync

2 Vsync AND Hsync

3 Vsync XOR Hsync 2

4 Vsync XOR Hsync 3

5 Vsync XOR Hsync +

Equalizing pluse 1

6 Vsync XOR Hsync +

Equalizing pluse 2

7 (~Vsync) AND Hsync OR

Vsync

2.3.2 DAC output Configuration

Analog RGB components output can be reassigned to any of the three DACs output pins of the CH7036 through

registers programming. Table 4 below lists the DAC output mappings:

Table 4: Video DAC Configurations for The chip

DACSP[2:0] DAC0 DAC1 DAC2

000 R G B

001 R B G

010 G R B

011 G B R

100 B R G

101 B G R

Each DAC can output R or G or B based on the setting of DACSP[2:0] in the offset 75h[2:0] – Register Page 1;

default value is “000” Æ DAC0=R, DAC1=G, DAC2=B.

2.3.3 DAC single/double termination

The CH7036’s DAC output can be single terminated (75 ) or double terminated (37.5 ). Using the single

termination will reduce device’s power consumption while the double termination can improve the performance and

stability. Please refer to the description of the SEL_R bit, which is the bit-5 of the offset 1Ah - Register Page 2.

2.3.4 DAC connection detect

The chip will automatically detect the DAC connection status in every 1 second interval in default mode. To read

back the status of the DAC connection, please refer to [7:2] bits of the offset 7Ch – Register Page 2. If the

CH7036’s VGA output feature has been intentionally disabled by the system manufacture, the detection mechanism

can be switched off by setting the SPPSNS bit to “1” for reducing power dissipation.

2.3.5 Picture enhancement

剩余60页未读，继续阅读

zhiyf2001915

粉丝: 0
资源: 1

CH7036：1.22版全面数据手册——HDMI/RGB/LVDS编码器详解

CH7036A-BF

CH7036 手册

CH7033B Full Datasheet Rev1.32

ch7036 Datasheet

CH7025_CH7026 Prelim Full Datasheet Rev1.1.pdf

CH7033B Full Datasheet Rev1.32.pdf.7z

CH7301C datasheet

CH374芯片datasheet

ICH 10 family datasheet

CH9121_DATASHEET.pdf

最新资源