SAR ADC比较器失调与噪声容忍低功耗模型研究

"SARADC中一种比较器失调和噪声容忍的模型" 本文主要探讨了一种针对SAR（逐次逼近型）模数转换器（ADC）中的比较器失调和噪声容忍的低功耗模型。在SAR ADC的设计中，比较器是关键组件之一，其失调电压和噪声性能直接影响到整个ADC的精度和稳定性。作者高俊枫、李梁、李广军、李强和郭志勇提出了一个创新的解决方案，旨在减少高性能比较器的功耗，同时提高系统的整体性能。 该模型的核心是在前n-m-1个比较周期内使用一个快速低功耗的“差”比较器，以降低高性能大功耗的“好”比较器的工作频率。这种策略减少了“好”比较器的功耗，延长了其使用寿命。在第m+2个比较周期，通过冗余电容和正常比较器的输出，模型可以校正低功耗比较器的误差，确保在单个“好”比较器工作时仍能保持所需的精度。 该模型的容忍能力达到了±2m LSB（最小权重位），这意味着它可以在一定程度上补偿由于比较器失调和噪声引起的错误。在实际应用中，这一特性对于提高SAR ADC的线性度和信噪比至关重要。在0.13微米CMOS工艺下，基于该模型设计的10位100MS/s SAR ADC经过版图提取和仿真后，表现出优秀的性能：在1.2V电源下，其有效位数（ENOB）达到了9.27位，功耗为2.01mW，品质因数（FoM）为33fJ/conv，这些指标均表明了该模型在降低功耗的同时，保持了良好的转换性能。 关键词涉及到低功耗电子、噪声容忍、失调容忍和逐次逼近型模数转换器，强调了该研究的主要关注点。文章中提出的模型不仅考虑了比较器的基本性能，还深入探讨了如何在降低系统功耗的同时，增强其对噪声和失调的抵抗力，这对于现代高速、低功耗ADC设计具有重要的理论和实践意义。通过采用这种模型，工程师们能够在不牺牲性能的前提下，优化SAR ADC的能效，这对于便携式设备和物联网(IoT)应用尤其重要，这些领域对电源效率和信号处理能力有严格的限制。