TAGE-SC-L 分支预测器性能研究

"深入探讨了TAGE-SC-L分支预测器的性能极限，分别针对32K比特、256K比特以及接近无限（小于2G比特）的存储预算进行了研究。" TAGE-SC-L分支预测器是CPU设计中的一个重要组成部分，主要负责预测程序中的分支指令行为，从而提高处理器的效率。TAGE（Thompson Automated Generalized Predictive Element）预测器以其高效的存储利用率而知名，被认为是全局分支或路径历史预测器中效果较好的一种。TAGE的核心在于使用一系列不同长度的历史信息来预测分支结果，这种方法能够捕捉到复杂的程序模式。 该研究进一步结合了两种辅助预测器：统计校正器（Statistical Corrector, SC）和循环预测器（Loop Predictor, L）。SC用于修正TAGE预测的错误，通过统计分析进一步提高预测精度；L则专门针对循环结构进行优化，更准确地预测循环的开始和结束，尤其是在处理循环密集型代码时表现优异。 在32K比特的存储预算下，由于资源有限，提交的预测器主要将大部分存储空间分配给了TAGE预测器，并仅包含一个小型的循环预测器LP和简单的校正过滤器CF。在这种配置下，该预测器在CBP-4测试集上实现了3.315百万指令每周期（MIPs）的性能。 随着存储预算增加到256K比特，可以为辅助预测器分配更多存储空间。提交的256K比特TAGE-SC-L预测器不仅包括TAGE预测器，还配备了一个循环预测器LP和一个相当复杂的、约45K比特的统计校正器。这样的组合使得预测器能处理更复杂的情况，进一步提升预测精度，从而提高处理器整体性能。 在接近无限的存储预算下，TAGE-SC-L预测器可以充分利用大量存储资源，实现更精细的预测，理论上性能会进一步提升。然而，实际应用中要考虑功耗、成本和硬件复杂性等因素，因此并非存储预算越大越好。 TAGE-SC-L分支预测器通过结合多种预测策略，根据不同的存储预算进行灵活配置，以适应各种工作负载和性能需求，是现代高性能CPU设计中不可或缺的一部分。其性能与存储预算之间的关系是优化处理器性能的关键考虑因素，而这项研究为此提供了宝贵的理论和实践指导。