Verilog数字设计：嵌入式系统方法

"Digital Design (Verilog) - An Embedded Systems Approach Using Verilog 是一本2007年的英文书籍，由Peter Ashenden撰写，旨在为计算机工程、电子工程和计算机科学课程的学生提供数字设计的基础知识。本书采取了现代系统设计背景下讲解数字逻辑设计的方法，强调硬件描述语言（HDL）为基础的设计和验证，特别是使用Verilog进行广泛的示例演示。书中通过将数字逻辑视为嵌入式系统设计的一部分，帮助读者理解在包含硬件和软件组件的系统分析和设计中所需的硬件知识。" 该书注重实用性和现代性，避免关注与实际设计情境关联不大的数字设计方面，而是关注不断发展的知识和设计技能。Verilog被大量用于展示HDL在行为抽象层、寄存器传输层的使用，以及用于低级验证和验证环境。书中包含了大量的工作示例，以增强读者对材料的理解和记忆。配套网站提供Synplicity、Mentor Graphics和Xilinx等供应商的FPGA设计CAD工具链接，所有书中的Verilog源代码，讲座幻灯片，实验室项目和练习的解决方案。 第1章介绍了数字系统和嵌入式系统的基本概念，包括二进制表示、电路元素以及现实世界电路的各种特性，如集成电路、逻辑电平、静态负载电平、电容负载和传播延迟、线延迟、时序、功耗、面积和封装。此外，还讨论了模型和设计方法，尤其是嵌入式系统设计的方法论。 第2章深入到组合逻辑的基础，涵盖了布尔函数和布尔代数，以及如何用Verilog模型表示布尔方程。还讲解了二进制编码，包括使用向量表示二进制码和位错误的概念。接着介绍了一些基本的组合逻辑组件和电路，如解码器和编码器。 这本书是Peter Ashenden教授对新一代数字逻辑设计师教育的贡献，他将焦点从门级设计转移到处理器为中心的嵌入式系统设计，提供了扎实的基础知识，以适应复杂集成设备的现代设计和集成，这些设备可能以多种形式物理实现。作者的写作风格清晰易懂，书中的例子丰富，确保读者能获得现代数字系统设计的广泛且有价值的理解。