STM32F0x1/STM32F0x2/STM32F0x3微控制器参考手册

5星 · 超过95%的资源需积分: 9 115 浏览量更新于2024-07-20 收藏 13.51MB PDF 举报

"STM32F0x1 STM32F0x2 STM32F0x3数据手册，这是针对STM32F0系列微控制器的参考手册，旨在为应用开发者提供关于如何使用这些设备的内存和外设的详细信息。手册涵盖了STM32F031x4/x6, STM32F051x4/x6/x8, STM32F071x8/xB, STM32F091xB/xC, STM32F042x4/x6, STM32F072x8/xB, STM32F038x6, STM32F048x6, STM32F058x8, STM32F078xB和STM32F098xC等器件的详细资料。STM32F0xx系列微控制器基于先进的ARM Cortex-M0内核，具有不同的内存大小、封装和外设选项。" STM32F0系列是意法半导体（STMicroelectronics）推出的一系列高性能、低功耗的32位微控制器，基于ARM公司的Cortex-M0处理器核心。该系列芯片集成了多种功能强大的外设，如ADC（模拟数字转换器）、定时器、串行通信接口（SPI、I2C、UART）、GPIO（通用输入输出）等，适用于各种嵌入式应用，如工业控制、消费电子、医疗设备和物联网(IoT)解决方案。 STM32F0x1、STM32F0x2和STM32F0x3的差异主要在于内存大小、闪存容量以及可用的外设组合。例如，STM32F0x1可能提供更小的闪存和RAM，而STM32F0x3可能具备更多的外设选项。具体的硬件特性、引脚配置和电气参数应在对应的数据表中详细查阅。数据手册提供了关于STM32F0xx微控制器的全面技术细节，包括： 1. 内部结构：描述了CPU内核、内存组织、外设接口和总线矩阵。 2. 内存配置：详细介绍了片上Flash、SRAM的布局以及编程和擦除特性。 3. 外设功能：阐述了每个外设的工作原理、配置方法和使用示例，如GPIO、定时器、串行通信接口等。 4. 电源管理：涵盖低功耗模式、电压范围和电源配置选项。 5. 物理接口：包括引脚描述、封装类型和引脚排列。 6. 硬件开发支持：指导如何使用开发工具、调试器和软件库进行程序开发。 7. 安全和保护特性：讨论了如密码保护、安全存储和防止非法访问的机制。在开发过程中，除了本参考手册，还需要结合其他相关文档，如： - ARM Cortex-M0技术参考手册，了解Cortex-M0内核的指令集架构和操作。 - STM32F0xx Cortex-M0编程手册，提供编程模型、异常处理和调试信息。 - 各类应用笔记、用户手册和技术提示，以获取更具体的应用场景指导和最佳实践。 STM32F0系列微控制器通过其丰富的功能和灵活性，为开发者提供了广泛的嵌入式设计可能性。利用STM32F0x1、STM32F0x2和STM32F0x3数据手册，开发者可以深入理解这些设备的特性和潜力，从而设计出高效、可靠的嵌入式系统。

Contents RM0091

16/1004 DocID018940 Rev 9

19.4.4 TIM14 event generation register (TIM14_EGR) . . . . . . . . . . . . . . . . . 472

19.4.5 TIM14 capture/compare mode register 1 (TIM14_CCMR1) . . . . . . . . 473

19.4.6 TIM14 capture/compare enable register (TIM14_CCER) . . . . . . . . . . 475

19.4.7 TIM14 counter (TIM14_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476

19.4.8 TIM14 prescaler (TIM14_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477

19.4.9 TIM14 auto-reload register (TIM14_ARR) . . . . . . . . . . . . . . . . . . . . . . 477

19.4.10 TIM14 capture/compare register 1 (TIM14_CCR1) . . . . . . . . . . . . . . . 477

19.4.11 TIM14 option register (TIM14_OR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

19.4.12 TIM14 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478

20 General-purpose timers (TIM15/16/17) . . . . . . . . . . . . . . . . . . . . . . . . 480

20.1 TIM15/16/17 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480

20.2 TIM15 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480

20.3 TIM16 and TIM17 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482

20.4 TIM15/16/17 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483

20.4.1 Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483

20.4.2 Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 485

20.4.3 Repetition counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 489

20.4.4 Clock sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 490

20.4.5 Capture/compare channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 492

20.4.6 Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 495

20.4.7 PWM input mode (only for TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 496

20.4.8 Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497

20.4.9 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497

20.4.10 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 498

20.4.11 Complementary outputs and dead-time insertion . . . . . . . . . . . . . . . . 500

20.4.12 Using the break function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 502

20.4.13 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 505

20.4.14 TIM15 external trigger synchronization . . . . . . . . . . . . . . . . . . . . . . . . 506

20.4.15 Timer synchronization (TIM15) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 509

20.4.16 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 509

20.5 TIM15 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 510

20.5.1 TIM15 control register 1 (TIM15_CR1) . . . . . . . . . . . . . . . . . . . . . . . . 510

20.5.2 TIM15 control register 2 (TIM15_CR2) . . . . . . . . . . . . . . . . . . . . . . . . 511

20.5.3 TIM15 slave mode control register (TIM15_SMCR) . . . . . . . . . . . . . . 512

20.5.4 TIM15 DMA/interrupt enable register (TIM15_DIER) . . . . . . . . . . . . . 514

20.5.5 TIM15 status register (TIM15_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 515

DocID018940 Rev 9 17/1004

RM0091 Contents

20.5.6 TIM15 event generation register (TIM15_EGR) . . . . . . . . . . . . . . . . . 517

20.5.7 TIM15 capture/compare mode register 1 (TIM15_CCMR1) . . . . . . . . 518

20.5.8 TIM15 capture/compare enable register (TIM15_CCER) . . . . . . . . . . 521

20.5.9 TIM15 counter (TIM15_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523

20.5.10 TIM15 prescaler (TIM15_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523

20.5.11 TIM15 auto-reload register (TIM15_ARR) . . . . . . . . . . . . . . . . . . . . . . 524

20.5.12 TIM15 repetition counter register (TIM15_RCR) . . . . . . . . . . . . . . . . . 524

20.5.13 TIM15 capture/compare register 1 (TIM15_CCR1) . . . . . . . . . . . . . . . 524

20.5.14 TIM15 capture/compare register 2 (TIM15_CCR2) . . . . . . . . . . . . . . . 525

20.5.15 TIM15 break and dead-time register (TIM15_BDTR) . . . . . . . . . . . . . 525

20.5.16 TIM15 DMA control register (TIM15_DCR) . . . . . . . . . . . . . . . . . . . . . 527

20.5.17 TIM15 DMA address for full transfer (TIM15_DMAR) . . . . . . . . . . . . . 528

20.5.18 TIM15 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 528

20.6 TIM16 and TIM17 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 530

20.6.1 TIM16 and TIM17 control register 1 (TIM16_CR1 and TIM17_CR1) . 530

20.6.2 TIM16 and TIM17 control register 2 (TIM16_CR2 and TIM17_CR2) . 531

20.6.3 TIM16 and TIM17 DMA/interrupt enable register (TIM16_DIER and

TIM17_DIER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 532

20.6.4 TIM16 and TIM17 status register (TIM16_SR and TIM17_SR) . . . . . . 533

20.6.5 TIM16 and TIM17 event generation register (TIM16_EGR and

TIM17_EGR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 534

20.6.6 TIM16 and TIM17 capture/compare mode register 1 (TIM16_CCMR1

and TIM17_CCMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535

20.6.7 TIM16 and TIM17 capture/compare enable register (TIM16_CCER

and TIM17_CCER) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 538

20.6.8 TIM16 and TIM17 counter (TIM16_CNT and TIM17_CNT) . . . . . . . . . 540

20.6.9 TIM16 and TIM17 prescaler (TIM16_PSC and TIM17_PSC) . . . . . . . 540

20.6.10 TIM16 and TIM17 auto-reload register (TIM16_ARR and

TIM17_ARR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540

20.6.11 TIM16 and TIM17 repetition counter register (TIM16_RCR and

TIM17_RCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 540

20.6.12 TIM16 and TIM17 capture/compare register 1 (TIM16_CCR1 and

TIM17_CCR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

20.6.13 TIM16 and TIM17 break and dead-time register (TIM16_BDTR and

TIM17_BDTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541

20.6.14 TIM16 and TIM17 DMA control register (TIM16_DCR and

TIM17_DCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543

20.6.15 TIM16 and TIM17 DMA address for full transfer (TIM16_DMAR and

TIM17_DMAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544

20.6.16 TIM16 and TIM17 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545

Contents RM0091

18/1004 DocID018940 Rev 9

21 Basic timer (TIM6/TIM7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547

21.1 TIM6/TIM7 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547

21.2 TIM6/TIM7 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 547

21.3 TIM6/TIM7 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 548

21.3.1 Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 548

21.3.2 Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550

21.3.3 Clock source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554

21.3.4 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554

21.4 TIM6/TIM7 registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555

21.4.1 TIM6/TIM7 control register 1 (TIMx_CR1) . . . . . . . . . . . . . . . . . . . . . . 555

21.4.2 TIM6/TIM7 control register 2 (TIMx_CR2) . . . . . . . . . . . . . . . . . . . . . . 556

21.4.3 TIM6/TIM7 DMA/Interrupt enable register (TIMx_DIER) . . . . . . . . . . . 556

21.4.4 TIM6/TIM7 status register (TIMx_SR) . . . . . . . . . . . . . . . . . . . . . . . . . 557

21.4.5 TIM6/TIM7 event generation register (TIMx_EGR) . . . . . . . . . . . . . . . 557

21.4.6 TIM6/TIM7 counter (TIMx_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 557

21.4.7 TIM6/TIM7 prescaler (TIMx_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 558

21.4.8 TIM6/TIM7 auto-reload register (TIMx_ARR) . . . . . . . . . . . . . . . . . . . 558

21.4.9 TIM6/TIM7 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 559

22 Infrared interface (IRTIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560

23 Independent watchdog (IWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

23.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

23.2 IWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

23.3 IWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

23.3.1 IWDG block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 561

23.3.2 Window option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562

23.3.3 Hardware watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

23.3.4 Behavior in Stop and Standby modes . . . . . . . . . . . . . . . . . . . . . . . . . 563

23.3.5 Register access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

23.3.6 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

23.4 IWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

23.4.1 Key register (IWDG_KR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 564

23.4.2 Prescaler register (IWDG_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 565

23.4.3 Reload register (IWDG_RLR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566

23.4.4 Status register (IWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567

DocID018940 Rev 9 19/1004

RM0091 Contents

23.4.5 Window register (IWDG_WINR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

23.4.6 IWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 569

24 System window watchdog (WWDG) . . . . . . . . . . . . . . . . . . . . . . . . . . 570

24.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

24.2 WWDG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

24.3 WWDG functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 570

24.3.1 Enabling the watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 571

24.3.2 Controlling the downcounter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 571

24.3.3 Advanced watchdog interrupt feature . . . . . . . . . . . . . . . . . . . . . . . . . 571

24.3.4 How to program the watchdog timeout . . . . . . . . . . . . . . . . . . . . . . . . 572

24.3.5 Debug mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573

24.4 WWDG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573

24.4.1 Control register (WWDG_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 573

24.4.2 Configuration register (WWDG_CFR) . . . . . . . . . . . . . . . . . . . . . . . . . 574

24.4.3 Status register (WWDG_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 574

24.4.4 WWDG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575

25 Real-time clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576

25.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576

25.2 RTC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 577

25.3 RTC implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 577

25.4 RTC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578

25.4.1 RTC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 578

25.4.2 GPIOs controlled by the RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580

25.4.3 Clock and prescalers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 582

25.4.4 Real-time clock and calendar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 582

25.4.5 Programmable alarm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 583

25.4.6 Periodic auto-wakeup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 583

25.4.7 RTC initialization and configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . 584

25.4.8 Reading the calendar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 586

25.4.9 Resetting the RTC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 587

25.4.10 RTC synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 587

25.4.11 RTC reference clock detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 588

25.4.12 RTC smooth digital calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 588

25.4.13 Time-stamp function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 590

Contents RM0091

20/1004 DocID018940 Rev 9

25.4.14 Tamper detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 591

25.4.15 Calibration clock output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 593

25.4.16 Alarm output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 593

25.5 RTC low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594

25.6 RTC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 594

25.7 RTC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595

25.7.1 RTC time register (RTC_TR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 595

25.7.2 RTC date register (RTC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 596

25.7.3 RTC control register (RTC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 597

25.7.4 RTC initialization and status register (RTC_ISR) . . . . . . . . . . . . . . . . . 600

25.7.5 RTC prescaler register (RTC_PRER) . . . . . . . . . . . . . . . . . . . . . . . . . 602

25.7.6 RTC wakeup timer register (RTC_WUTR) . . . . . . . . . . . . . . . . . . . . . . 603

25.7.7 RTC alarm A register (RTC_ALRMAR) . . . . . . . . . . . . . . . . . . . . . . . . 604

25.7.8 RTC write protection register (RTC_WPR) . . . . . . . . . . . . . . . . . . . . . 605

25.7.9 RTC sub second register (RTC_SSR) . . . . . . . . . . . . . . . . . . . . . . . . . 605

25.7.10 RTC shift control register (RTC_SHIFTR) . . . . . . . . . . . . . . . . . . . . . . 606

25.7.11 RTC timestamp time register (RTC_TSTR) . . . . . . . . . . . . . . . . . . . . . 607

25.7.12 RTC timestamp date register (RTC_TSDR) . . . . . . . . . . . . . . . . . . . . 608

25.7.13 RTC time-stamp sub second register (RTC_TSSSR) . . . . . . . . . . . . . 609

25.7.14 RTC calibration register (RTC_CALR) . . . . . . . . . . . . . . . . . . . . . . . . . 610

25.7.15 RTC tamper and alternate function configuration register

(RTC_TAFCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 611

25.7.16 RTC alarm A sub second register (RTC_ALRMASSR) . . . . . . . . . . . . 614

25.7.17 RTC backup registers (RTC_BKPxR) . . . . . . . . . . . . . . . . . . . . . . . . . 615

25.7.18 RTC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615

26 Inter-integrated circuit (I2C) interface . . . . . . . . . . . . . . . . . . . . . . . . . 617

26.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

26.2 I2C main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617

26.3 I2C implementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618

26.4 I2C functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618

26.4.1 I2C1 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619

26.4.2 I2C2 block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 620

26.4.3 I2C clock requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 620

26.4.4 Mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 621

26.4.5 I2C initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 622

26.4.6 Software reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626

剩余1003页未读，继续阅读

晗生缘

粉丝: 75
资源: 7

STM32F0x1/STM32F0x2/STM32F0x3微控制器参考手册

STM32F0XXX安全使用手册

STM32F0系列微控制器参考手册

STM32F0系列中文手册完整指南

stm32 SVD文件合集

STM32F103C8T6底板

基于STM32的G-code解释器，写字机，LVGL屏幕交互，SD卡脱机打印

基于STM32的G-code解释器，写字机，LVGL屏幕交互，SD卡脱机打印.zip

STM32F429-F767-H743核心板+底板封装库（AD PADS CADENCE三种规格原理图PCB封装库）.zip

stm8 manual

步进电机-插补算法stm.doc

最新资源