Hi3519AV100 DDR4x16飞越信号完整性报告:DQ写突发眼图分析
需积分: 10 107 浏览量
更新于2024-07-10
收藏 7.79MB PDF 举报
本报告是关于Hi3519AV100 DDR4x16 Flyby Signal Integrity (信号完整性)的测试总结,日期为2018年8月21日。测试依据的是DDR4 2666Mbps AC100标准,并强调所有数据仅限于HiSilicon测试样本,供参考,不代替客户自身的测试。
Hi3519AV100是一款芯片组,与Hi3519AV100DMEBLITEVER.A主板配合,使用三星K4A8G165WB-BITD型号的16位DRAM。测试使用了DAS72004C Tektronix数字示波器,环境条件保持在常温下,DRAM工作频率为1332MHz,电压设置为VPP/Vdd/Vref-CA/Vcore分别为2.5V/1.2V/0.6V/0.8V。此外,报告提供了详细的电阻值,如DRAM_RON为48ohm,SOC_RON在不同时钟周期有所不同。
报告的重点部分是信号完整性测试结果,包括DQWriteBurst眼图测试。测试中观察到DQS/DQ边沿存在台阶和回沟现象,导致tWPSTFail,这可能是由于测试点位置不合理,放大了信号线反射误差,以及测试设备带宽和负载电容对信号边沿产生的影响,使波形失真。然而,通过SI仿真,发现芯片内部Pad上的DQS/DQ信号正常,无明显缺陷,而且DQTraining总窗口的余量充足,经过长时间高低温环境实验,未发现异常。
针对这些情况,综合评估认为,虽然DQWriteBurst眼图测试中出现了异常,但这是由于测试条件导致的,而非芯片本身的问题,因此没有实际风险。接下来,报告还提到了Address/Command指标的测试结果,这部分内容同样关注信号的准确性和一致性,但具体细节和结论并未在这部分给出,可能需要结合其他相关测试结果进行分析。
这份报告提供了一个关于Hi3519AV100 DDR4x16 Flyby Signal Integrity的详尽评估,帮助用户了解在特定条件下,芯片的信号性能表现和潜在问题,以便做出相应的设计和优化决策。
2021-05-07 上传
2023-09-18 上传
2023-08-10 上传
2023-08-18 上传
2023-11-22 上传
2024-01-26 上传
2023-07-14 上传
2023-08-19 上传
陈玉辉-沈阳
- 粉丝: 1
- 资源: 22
最新资源
- WebLogic集群配置与管理实战指南
- AIX5.3上安装Weblogic 9.2详细步骤
- 面向对象编程模拟试题详解与解析
- Flex+FMS2.0中文教程:开发流媒体应用的实践指南
- PID调节深入解析:从入门到精通
- 数字水印技术:保护版权的新防线
- 8位数码管显示24小时制数字电子钟程序设计
- Mhdd免费版详细使用教程:硬盘检测与坏道屏蔽
- 操作系统期末复习指南:进程、线程与系统调用详解
- Cognos8性能优化指南:软件参数与报表设计调优
- Cognos8开发入门:从Transformer到ReportStudio
- Cisco 6509交换机配置全面指南
- C#入门:XML基础教程与实例解析
- Matlab振动分析详解:从单自由度到6自由度模型
- Eclipse JDT中的ASTParser详解与核心类介绍
- Java程序员必备资源网站大全