动态内存页面合并优化的旁路转换缓冲器设计

本文主要探讨了"基于内存页面动态合并的旁路转换缓冲器设计"，发表于2012年1月的浙江大学学报(工学版)。研究背景是针对传统的内存管理系统中，虚拟页面和物理页面常常连续分配的特性，这可能导致TLB（Translation Lookaside Buffer，即翻译查找缓冲器）的效率问题，因为每个表项可能只能映射一个独立的页面，造成空间浪费和TLB缺失率增加。 论文的核心创新是提出了一种动态合并相邻页面的旁路转换缓冲器设计，这种方法允许在处理器运行时，通过递归合并相邻的物理页面，动态扩展单个TLB表项的地址映射范围。这种设计旨在提升TLB的利用率，减少由于页面不连续导致的频繁 TLB 查找失败（即TLB缺失），从而提高系统性能。 论文构建了一个两级TLB架构，其中一级为快速uTLB(fuTLB)和影子uTLB(suTLB)的动态切换结构，它们共同作为TLB体系的第一级缓存。这种新型uTLB结构提供了必要的环境和机制来支持页面动态合并，而且这个过程对软件开发者来说是完全透明的，无需修改现有程序。 实验部分采用了Mibench测试基准，结果显示，与传统的filter-TLB架构相比，采用页面动态合并方法能够显著降低平均TLB缺失率，具体表现为降低了大约27%。这一改进对于现代高性能计算机和嵌入式系统等对内存管理和缓存效率有高要求的应用场景具有重要意义。 本文的研究成果为优化内存管理中的TLB设计提供了新的思路，不仅提高了硬件性能，还简化了软件设计，对于理解和改进现代计算机系统的内存管理策略具有理论价值和实践指导意义。