FPGA矩阵计算并行算法与结构优化

"本文详细探讨了在FPGA上实现矩阵计算的并行算法和结构，重点关注了高效率和存储效率的问题。作者邬贵明在窦勇教授指导下，针对基本矩阵运算，如矩阵向量乘和矩阵乘，设计了FPGA实现方案，并提出了分块矩阵乘的并行结构，显著降低了存储需求。此外，还介绍了FPGA上的列选主元LU分解的细粒度流水线并行算法，以及全硬件实现的线性阵列，用于解决稠密线性方程组。最后，讨论了分块稠密矩阵分解的并行策略，旨在提高处理大规模矩阵的能力。" 本文的研究重点在于如何利用FPGA的可重构计算能力来高效处理矩阵计算任务。FPGA，即现场可编程门阵列，是实现这一目标的关键平台，因为它能根据需求定制硬件，适应各种计算任务。随着FPGA芯片集成度的提升，它们在矩阵计算领域的潜力逐渐显现，但同时也带来了硬件编程、并行算法设计和硬件优化的挑战。 针对这些挑战，文章提出了以下创新点： 1. 设计了一种面向基本矩阵运算的FPGA设计方法，特别是分块矩阵乘的并行结构。通过对矩阵向量乘和矩阵乘进行时空映射和模型构建，实现了并行结构的自动生成。通过循环分块和一系列优化，提出了数据传输和存储优化的算法，创建了一个能处理任意规模矩阵的高效、高存储效率的并行结构。实验显示，这种方法比现有的解决方案更优，存储需求从O(b^2)减少到O(b)，其中b代表数据块的大小。 2. 提出了FPGA上的列选主元LU分解的细粒度流水线并行算法，以及一个线性阵列结构，该结构能同时进行LU分解和下三角方程组的求解。此并行算法充分利用了流水线并行性和数据重用，扩展到更复杂的线性方程组问题。实验表明，该并行结构在性能上优于相关工作和通用处理器的软件实现。 3. 探讨了FPGA上分块稠密矩阵分解的并行算法，以不选主元LU分解为例，采用分而治之的策略，结合循环分块和时空映射，实现了高效处理稠密矩阵的分解。这种方法旨在提高大规模矩阵处理的效率。 这篇博士学位论文为FPGA在矩阵计算领域的应用提供了新的思路和解决方案，通过优化并行算法和硬件结构，提升了计算效率和存储效率，为未来高性能计算和大数据处理提供了有力的技术支持。