FPGA并行算法优化：矩阵计算与密集线性方程组解法

本文主要探讨了FPGA在矩阵计算领域的并行算法与结构优化，针对国防科学技术大学邬贵明博士的博士学位论文《FPGA矩阵计算并行算法与结构》进行解析。FPGA作为可重构计算平台，因其集成的硬件资源丰富和可编程特性，为高性能计算提供了可能，尤其是在加速矩阵计算方面具有巨大潜力。然而，现有矩阵计算的FPGA实现面临诸多挑战，如硬件编程复杂、资源占用高、存储需求大和扩展性差等问题。 首先，作者提出了一种面向基本矩阵运算的FPGA设计方法，重点是高性能和高存储效率的分块矩阵乘并行结构。通过矩阵向量乘和矩阵乘的实例，深入研究了时空映射和模型构建，构建了一个自动生成框架，通过一系列优化如循环分块，实现了数据传输和存储的优化，显著降低了存储需求，使得结构能处理任意规模矩阵，提高了性能。 其次，论文进一步探讨了FPGA的列选主元LU分解的细粒度流水线并行算法，以及其实现的线性阵列。这种算法充分利用了流水线并行性和数据重用，不仅适用于LU分解，还可扩展到下三角方程组求解和多右端项线性方程组。全硬件实现的稠密线性方程组求解并行结构的核心是线性阵列，它能同时执行列选主元LU分解和下三角方程组求解，提供了一种性能模型，便于性能分析和预测，实验结果显示其性能优于现有工作和通用处理器的软件实现。 最后，作者针对分块稠密矩阵分解提出了并行算法和实现策略，以不选主元LU分解为例，采用分而治之的方法，结合循环分块和时空映射等技术，实现了高效且可扩展的FPGA实现。这种方法有效地解决了传统FPGA在矩阵分解中的资源占用问题，展示了FPGA在特定计算任务上的优势。 本文通过对FPGA并行算法和硬件结构的深入研究，解决了矩阵计算在FPGA上的瓶颈问题，为高性能、低存储需求的矩阵计算硬件设计提供了新的思路和技术支持，为FPGA在科学和工程领域的广泛应用奠定了基础。