Vivado 2018.1 UG901综合指南：Xilinx设计技巧与新功能

赛灵思Vivado工具综合指南（UG901 v2018.1）详细介绍了Xilinx Vivado Design Suite中合成（Synthesis）的相关功能和使用技巧，适用于Vivado 2018.1版本。该文档涵盖了以下关键知识点： 1. **更新与改名**: - 文档中的菜单和命令在2018.1版中进行了更新和重命名，以适应新版本的设计流程。 2. **合成选项**: - 添加了关于retiming选项的注意事项，帮助用户更好地理解何时和如何应用此功能。 3. **项目设置**: - 更新了Project Settings Dialog Box和Strategies figure，提供更直观和优化的设计设置指导。 4. **支持的属性**: - 新增了DSP_FOLDING、DSP_FOLDING_FASTCLOCK和RW_ADDR_COLLISION等属性，允许用户对设计进行更精细的控制。 - 对CLOCK_BUFFER_TYPE属性的描述进行了修订，并提供了XDC示例。 5. **警告与提示**: - 关于GATED_CLOCK TRANSLATE_OFF/TRANSLATE_ON功能，添加了安全使用注意事项。 - 提醒用户在使用BLOCK_SYNTH属性时应遵循的潜在问题。 6. **高级设计技术**: - 提供了一个32位动态移位寄存器编码示例（用VHDL编写），展示了高级设计技巧的应用。 - 更新了多个代码示例，包括rams_dist.vhd、rams_init_file.vhd、rams_pipeline.vhd、rams_sp_rf_rst.vhd和ram_tdp_rf_rf.vhd，这些示例反映了当前最佳实践。 7. **关键词与文档结构**: - 将"xilinx"加入关键词列表，强调了Vivado工具与Xilinx平台的兼容性。 通过阅读这份指南，用户可以了解到如何有效地利用Vivado工具进行设计综合，确保设计质量的同时，也能掌握最新的技术和功能。无论是初学者还是经验丰富的工程师，都能从中受益，提升设计效率和产品质量。