提升VLIW DSP性能：一种支持同时多线程的架构

“一种支持同时多线程的VLIW数字信号处理器架构，旨在解决VLIW DSP因缓存缺失和指令级并行度限制导致的计算资源利用率低下的问题。通过引入同时多线程技术，将线程级并行度转化为指令级并行度，以提高处理器吞吐率。论文提出了一种包含专用寄存器的动态分发机制，由硬件分发单元负责指令分配，以适应多个线程的指令流。设计并实现了基于此架构的双线程VLIW DSP，实验证明，与单线程相比，该架构能平均提升51.76%的指令吞吐率。” 本文深入探讨了如何优化VLIW（超长指令字）数字信号处理器的性能，特别是针对缓存缺失和指令级并行度限制的问题。VLIW架构以其多功能单元并行执行指令的能力而著名，常用于高性能的DSP系统中。然而，由于存储器访问延迟和单一程序内的指令并行度限制，VLIW架构的计算潜力并未得到充分利用。 论文提出了同时多线程（Simultaneous Multithreading, SMT）技术作为解决方案，该技术允许处理器在空闲的功能单元上执行来自不同线程的指令，从而将线程级的并行性转化为指令级并行性，有效地提高了处理器的吞吐率。为了实现VLIW架构与SMT技术的结合，设计中包含一组专用寄存器，用于消除执行包拆分引入的指令间的依赖关系，确保多线程执行的顺畅。 此外，论文还引入了一种动态分发机制，使硬件分发单元能够更灵活地调度来自多个线程的指令，减轻了编译器的负担，增强了系统的响应能力。这种创新的设计策略使得处理器能够更好地应对指令时延差异，提高资源利用率。 为了验证新架构的有效性，作者设计并实现了一个基于此架构的双线程VLIW DSP实例，并对其硬件成本和功耗进行了评估。实验结果显示，相较于传统的单线程VLIW DSP，提出的架构在指令吞吐率方面平均提升了51.76%，这表明该设计显著提升了处理器性能。 这篇论文为VLIW DSP架构提供了一个新的优化途径，通过同时多线程和动态分发机制，不仅解决了资源利用率低的问题，还增强了处理器的吞吐能力，对未来的数字信号处理器设计具有重要的参考价值。