北工大计算机组成原理实验,MIPS微系统开发与测试

版权申诉
5星 · 超过95%的资源 7 下载量 197 浏览量 更新于2024-10-20 2 收藏 347KB RAR 举报
资源摘要信息:"本文档是关于北京工业大学计算机组成原理课程设计project3的代码和测试程序,该设计获得了99分的高分评价。以下是对该设计的详细知识点说明。 1. MIPS微系统开发: MIPS微系统应包括MIPS处理器、系统桥和1个定时器,以及32位输入设备和输出设备。MIPS处理器是整个系统的核心,负责执行指令,进行数据处理等操作。系统桥则是连接处理器和设备的桥梁,实现数据的传输和交换。定时器用于提供硬件中断,支持多任务的实现。输入设备和输出设备则是系统与外界进行数据交换的接口。 2. MIPS-Lite3指令集: MIPS处理器应实现MIPS-Lite3指令集,这是MIPS处理器的主要功能。MIPS-Lite3指令集包括MIPS-Lite2指令集和额外的ERET、MFC0、MTC0指令。MIPS-Lite2指令集包括addu、subu、ori、lw、sw、beq、lui、addi、addiu、slt、j、jal、jr、lb、sb等指令。这些指令构成了MIPS处理器的基本功能。 3. 多周期设计: MIPS处理器为多周期设计,这意味着一个指令的执行需要多个周期。这种设计可以简化硬件设计,降低处理器的成本,但可能会增加指令的执行时间。 4. 定时器硬件中断: MIPS微系统支持定时器硬件中断,这是实现多任务操作的关键。通过硬件中断,处理器可以在执行完当前任务后,立即响应外部事件,切换到另一个任务,实现多任务的并行处理。 5. 系统桥与设备: MIPS微系统需要配置系统桥,以支持设备的数据传输和交换。系统桥需要支持3个设备,包括定时器、32位输入设备和32位输出设备。定时器的设计规范请参看《定时器设计规范.docx》。 6. 中断机制: 为了支持异常和中断,处理器必须实现0号协处理器(CP0)。CP0寄存器包括SR、CAUSE等,这些寄存器用于控制和管理中断和异常事件。 以上是对该设计的详细知识点说明。该设计的成功完成,表明了设计者对于计算机组成原理的深入理解和强大的实践能力。"