Vivado设计流程指南：创建新工程与选择FPGA目标器件

"这篇文档是关于使用Vivado进行FPGA设计的教程，重点介绍了如何创建新工程并选择目标器件，特别提到了Vivado的Project Mode和Non-project Mode，以及在实际操作中的注意事项。" 在Vivado设计流程中，有两个主要的工作模式：Project Mode和Non-project Mode。Project Mode是常用的设计模式，适用于大多数简单到复杂的设计任务。在本教程中，我们将关注Project Mode，通过一个简单的实验案例来学习Vivado的整个设计流程。 首先，启动Vivado 2013.4版本，创建一个新的工程。在创建过程中，你需要提供工程的名称和存储位置，确保名称和路径无中文和空格，并选择创建项目子目录。接下来，选择RTL Project类型，这表明你的设计将基于寄存器传输级（RTL）代码，例如Verilog或VHDL。同时，选择Donot specify sources at this time，这样可以跳过在创建工程时立即添加源文件的步骤。 接着，根据你的FPGA开发板选择相应的器件。例如，教程中以KC705开发板为例，选择了Artix-7系列的XC7A100TCSG324-2器件。在选择器件时，要确保正确地选择Family（系列）、Subfamily（子系列）、封装形式、速度等级和温度等级，这些参数直接影响到设计能否正确映射到硬件。 完成上述步骤后，确认选择的信息无误，点击Finish，你将会看到一个空白的Vivado工程界面，至此，一个新的Vivado工程就创建完成了。后续，你可以在这个工程中添加源代码、设置约束、进行综合、实现、生成Bit文件，并最终将设计下载到FPGA硬件中运行。 这个过程涵盖了Vivado设计的基本流程，包括了工程创建、器件选择和基本配置，对于初次接触Vivado的开发者来说，这是一个很好的起点。通过熟练掌握这些步骤，可以为后续的FPGA设计打下坚实的基础。