Xilinx FPGA多通道PCIe高性能DMA控制器详解

资源摘要信息:"Xilinx FPGA 1 4 8通道PCIe-DMA控制器高性能版本介绍应用" 知识点: 1. Xilinx FPGA的多通道PCIe-DMA控制器介绍: Xilinx FPGA的多通道PCIe-DMA控制器是基于PCI Express Integrated Block技术，这种技术能够实现高性能的连续或分散收集DMA(直接内存访问)操作。此外，该控制器还具有Multi-Channel PCIe QDMA Subsystem和Multi-Channel PCIe RDMA Subsystem两种模式，分别支持使用DMA地址队列的独立多通道高性能操作和使用DMA Ring缓冲的独立多通道、高性能/超低延时/超低抖动操作。 2. 用户接口介绍: 该控制器提供了FIFO和AXI4-Stream两种用户接口。FIFO接口适用于数据流式传输，而AXI4-Stream接口则适用于流媒体数据的传输。 3. Endpoint配置参数: 该控制器的Endpoint配置参数主要包括Max Payload Size、Max Read Request Size和DMA Transfer Length三项。其中，Max Payload Size决定了数据包的最大负载大小，Max Read Request Size决定了最大读请求大小，DMA Transfer Length决定了DMA传输的长度。 4. C2H & H2C DMA性能: 在PCIe 3.0 x16的配置下，C2H DMA和H2C DMA的速度可以超过13.5GB/s；而在PCIe 3.0 x8的配置下，虽然性能会有所下降，但具体数值并未给出。 5. FPGA开发: FPGA（Field-Programmable Gate Array）即现场可编程门阵列，是一种可以根据需求灵活编程的集成电路。在本文件中，Xilinx FPGA多通道PCIe-DMA控制器的应用，无疑需要开发者具有一定的FPGA开发经验和知识。 6. 关键字理解: PCI Express Integrated Block: PCI Express集成块，是实现PCI Express接口的一种方式。 Multi-Channel PCIe QDMA Subsystem: 多通道PCIe QDMA子系统，是实现使用DMA地址队列的独立多通道高性能DMA操作的一种方式。 Multi-Channel PCIe RDMA Subsystem: 多通道PCIe RDMA子系统，是实现使用DMA Ring缓冲的独立多通道高性能/超低延时/超低抖动DMA操作的一种方式。 DMA地址队列: DMA地址队列是一种实现DMA操作的方式，可以支持独立多通道高性能的DMA操作。 DMA Ring缓冲: DMA Ring缓冲是另一种实现DMA操作的方式，可以支持独立多通道高性能/超低延时/超低抖动的DMA操作。 FIFO: 先进先出队列，是一种数据结构。 AXI4-Stream: AXI4-Stream是一种高速串行总线协议。 Max Payload Size: 数据包的最大负载大小。 Max Read Request Size: 最大读请求大小。 DMA Transfer Length: DMA传输的长度。 C2H DMA: 从PCIe总线向主机内存传输数据的DMA操作。 H2C DMA: 从主机内存向PCIe总线传输数据的DMA操作。 以上就是基于Xilinx FPGA 1 4 8通道PCIe-DMA控制器高性能版本介绍应用的知识点总结。