基于IEEE 1149.1标准的JTAG设计指南与边界扫描原则

JTAG_DESIGN.ppt 是一份关于根据IEEE 1149.1边界扫描标准设计可测试设备和印制电路板的指南。该文档由 Ben Bennett 先生及其团队于2005年修订，由 Bennetts Associates 和 ASSET InterTech, Inc. 提供，重点关注板级故障检测与测试 (DFT) 的最佳实践。 在设计策略上，这份文档强调了以下几个关键点： 1. **优先选择1149.1兼容设备**：作为设计师，应优先考虑使用支持IEEE 1149.1标准的设备，因为它们提供了更好的测试功能和兼容性。非1149.1版本的设备可能缺乏必要的测试工具支持，限制了测试的灵活性和效率。 2. **利用验证过的BSDL**：确保所选设备具有经验证的 Boundary Scan Description Language (BSDL)，这有助于简化测试过程并确保设备之间的通信顺畅。 3. **理解和应用子ordinance要求**：例如 IBM 的 Low-Speed Serial Data (LSSD) 要求以及合规启用条件，设计者需要了解这些特殊规定，以避免潜在的设计问题。 **板级边界扫描基础设施设计**： - **简单架构**：推荐设计一个简单的边界扫描基础设施，通过全局分布 Test Mode Select (TMS)、Test Clock (TCK) 和单个菊花链连接的 Test Data Output (TDO) 到 Test Data Input (TDI) 接口，确保测试信号的有效传播。 - **多路复用选项**：如果简单方案不可行，可以考虑使用多路复用器、跳线或开关来实现信号共享，但这些方法可能增加复杂性和成本。 这份PPT提供了一套全面的指导，帮助工程师遵循IEEE 1149.1标准，提高设备和PCB的测试设计质量，确保产品的可靠性和生产效率。通过遵循这些原则，设计人员能够创建出更易于测试和维护的系统，从而降低后期维护成本和提升产品质量。