基于数组的高性能中速非二进制LDPC码构造

0 下载量 26 浏览量 更新于2024-08-27 收藏 411KB PDF 举报
本文档深入探讨了"Construction of High-Performance Array-Based Non-Binary LDPC Codes With Moderate Rates"这一主题,发表于2016年1月的IEEE COMMUNICATIONS LETTERS期刊。作者Shancheng Zhao和Xiao Ma针对低密度奇偶校验(Low-Density Parity-Check, LDPC)编码的研究取得了重要进展,尤其关注非二进制(Non-Binary, NBLDPC)码在中等速率下的高效构建。 阵列理论在提高LDPC编码性能中发挥着关键作用。研究者首先提出了一种基于阈值和特定错误敏感子结构的掩码矩阵(Masking Matrix, M)构造方法。这种设计旨在优化编码的效率,通过数学上的分析来确定矩阵的结构,以抵御潜在的错误传播。 接着,他们利用Golomb rulers生成一系列列选择集(Column Selection Sets, CSS),这些集合用于进一步构建不同的校验矩阵。这种方法确保了每个校验矩阵的独特性,从而可能降低循环结构带来的负面影响,提升编码的纠错能力。 在构建过程中,作者特别关注了循环分布,这是一种衡量码性能的重要指标,因为它直接影响到码的错误检测和纠正能力。通过对每个校验矩阵的循环分布进行计算和比较,他们能够选出具有最优循环特性的一个作为最终的编码方案。 为了验证其设计的有效性,文中展示了几个非二进制高性能LDPC码的错误性能结果,并与现有的其他编码进行了对比分析。结果显示,基于阵列的非二进制LDPC码在中等速率下具有显著的优势,不仅具有更高的编码效率,而且在实际应用中的纠错性能表现出色。 这篇研究论文为设计高性能的非二进制LDPC码提供了一种创新且实用的方法,尤其是在处理中等速率通信系统时,阵列理论和精心选择的构造策略对于提升编码的稳健性和可靠性至关重要。对于从事编码理论、通信系统设计以及信息编码研究的专家来说,这是一项具有实际应用价值的重要研究成果。