RISC-V指令集模拟器设计实验报告 - 刘菲菲

"RISC-V基本指令集模拟器设计与实现" 这篇实验报告涉及的知识点主要集中在计算机体系结构和CPU模拟器的设计上，具体来说，包括了以下内容： 1. **RISC-V指令集**: RISC-V是一种开放源码的指令集架构（ISA），其设计目标是简单、高效。实验中提到了47条基本指令，其中包括了五条特定的指令：FENCE.I、EBREAK、CSRRS、CSRRWI和CSRRCI。 2. **FENCE.I指令**: 在乱序执行的CPU中，FENCE.I指令用于同步内存操作，防止数据乱序。在单周期CPU中，由于没有乱序执行，它的作用类似于NOP（无操作）指令。 3. **EBREAK指令**: 这是一条调试指令，用于触发调试事件，通常会跳转到预设的调试入口地址。实验中设定调试入口地址为4。 4. **CPU执行流程**: CPU执行指令的一般过程包括三个主要步骤： - **取指（Fetch）**: 从内存中读取当前程序计数器（PC）指向的指令。 - **译码（Decode）**: 将读取的二进制指令转换为可执行的操作。 - **执行（Execute）**: 根据译码后的操作执行相应的计算，并可能更新寄存器或内存状态。 5. **CSRX指令**: CSRX是一组控制和状态寄存器（CSR）访问指令，这里具体提到了CSRRS（读-修改-写）和CSRRWI（读-修改-写-立即数）。 - **CSRRS**：读取指定的CSR，与RS1中的值进行按位OR操作，然后将结果写回CSR。 - **CSRRWI**：类似于CSRRS，但使用立即数而不是寄存器值进行操作。 6. **程序框架设计**: 实验中，CPU模拟器的程序设计遵循了上述的取指、译码和执行流程。对于每一条指令，首先通过opcode来识别指令类型，然后根据不同的功能字段（如funct3、imm11_0i等）执行相应的操作。 7. **指令模拟代码**: 实验报告中用到了C++编程语言，模拟CPU如何处理这些特定的RISC-V指令。例如，对于CSRRS，它展示了如何读取、按位OR操作并写回CSR的过程。 8. **寄存器操作**: 实验中涉及到的寄存器操作，如PC（程序计数器）、RS1、RS2和RD，这些都是RISC-V架构中的通用寄存器。它们在指令执行过程中起着关键的作用，如存储操作数、保存中间结果或指示下一条指令的地址。 9. **数据存储与读取**: `readWord`和`writeWord`函数可能表示从内存读取和写入数据的抽象操作，它们在执行指令时用于访问内存单元。 10. **错误处理**: 实验报告中也提到了错误处理机制，当遇到未知的指令或字段值时，会输出错误信息，这对于调试和验证模拟器的正确性至关重要。 以上就是从实验报告中提取出的关键知识点，涵盖了RISC-V指令集、CPU执行流程、控制和状态寄存器操作以及CPU模拟器的设计与实现。