华为大规模逻辑设计指南：VERILOG编程规范与常见问题

《华为大规模逻辑设计指导书》是一份内部使用的文档，共140页，详细阐述了华为在大规模逻辑设计中的方法论和技术规范。该文档主要分为两大部分：第一篇是方法论，介绍了设计的基本原则、命名规则、以及Verilog和VHDL这两种硬件描述语言（HDL）的编写规范。其中包括： 1. 命名规则：强调信号和变量命名的重要性，应具有明确的意义，如反映其来源、功能和状态，以便于理解和维护。 2. Verilog编码风格：规定了代码的组织结构，如使用有意义的信号和变量名、保持一致的缩进和格式，以及避免使用保留字。 3. 语言规范：讲解了VHDL的保留字、参数化元件实例、程序包和函数的书写示例，以及VHDL语言的基本结构。 4. 代码编写技巧：涉及常见问题，如避免使用Latch、多赋值语句的使用、三态总线的处理，以及如何正确使用IF、case、FSM（有限状态机）、macros（宏）等控制结构。 5. 代码模块划分：指导如何合理地将代码分解成模块，提高可读性和复用性。 6. 资源共享和执行时间考虑：强调在设计时要考虑模块间的资源共享，以及如何优化代码以降低综合执行时间。 此外，文档还提供了附录部分，可能包含了参考资料、示例代码和最佳实践。这份指南对于从事华为大规模逻辑设计的工程师来说，是进行高质量设计的重要参考文档，它强调了清晰的命名、良好的编程习惯以及遵循的标准和规范。