一种非二进制数字校准方案：SAR ADC中分压DAC的应用

"这篇研究论文探讨了一种针对SAR ADC（Successive Approximation Register Analog-to-Digital Converter，逐次逼近寄存器模数转换器）中的分裂数字到模拟转换器（Digital-to-Analog Converter，DAC）的非二进制数字校准方案。该方案旨在提高线性度，无需额外的模拟电路，并放宽了比较器偏移的要求。此外，它还允许在正常操作中MSB（Most Significant Bit，最高有效位）数组中的每个电容有更大的设定误差。" 论文中提出的方法被应用于一款65纳米CMOS工艺技术设计的10位50兆样本/秒的SAR ADC。实测结果显示，该ADC的峰值信噪比（Signal-to-Noise and Distortion Ratio，SNDR）达到了56.2 dB，从1.2V电源消耗的功率仅为0.82mW。其能效指标（Figure of Merit，FOM）为31.1 fJ/conv.-step，且ADC的活性面积仅为0.057 mm²。这些结果证明了提出的校准方案相对于前作未校准的设计有所改进。 关键词包括：SAR、分裂数字DAC、冗余电容、数字校准。 本文的核心知识点如下： 1. **SAR ADC**：这是一种常见的模数转换器类型，通过逐步逼近的方式实现高精度转换。它通过一个内部DAC和一个比较器进行工作，每次迭代逐渐逼近输入模拟信号的数字表示。 2. **分裂数字DAC**：这种DAC结构将单个大电容分成多个小电容，通过开关网络组合这些小电容来模拟不同的电荷量，从而达到模拟电压的不同级别。 3. **非二进制数字校准**：传统的二进制校准可能只考虑0或1的状态，而非二进制校准允许更精细的电容调整，这可以提高线性度并减少由于电容不匹配导致的误差。 4. **比较器偏移**：在SAR ADC中，比较器的输出可能会受到制造不精确性的影响，导致偏移。此校准方案可以减轻这一问题，提高ADC的性能。 5. **MSB数组**：在DAC中，MSB电容对精度影响最大。允许较大的设定误差意味着在保持性能的同时，可以降低对制造精度的严格要求。 6. **65纳米CMOS技术**：这是一种半导体制造工艺，用于实现高集成度和低功耗的电子器件。 7. **FOM（Figure of Merit）**：是衡量ADC性能的一个关键指标，通常表示为每转换步的能量，这里为31.1 fJ/conv.-step，显示了该设计的能效。 8. **活性面积**：ADC中实际执行转换功能的部分所占用的芯片面积，0.057 mm²的面积表明了该设计的紧凑性。 总结来说，这篇论文提出了一个创新的非二进制数字校准方法，用于改善SAR ADC中分裂数字DAC的性能，提高了线性度，降低了对比较器偏移的敏感性，同时减少了对电容精度的需求。这种校准策略在实际应用中得到了验证，实现了高性能、低功耗和小尺寸的ADC设计。