微电子技术与多级存储器系统

"全相联方式-存储器新2.PPT" 在计算机系统中，全相联方式是一种高速缓存（CACHE）与主存储器（Memory）之间的数据映射策略。在这种方式下，高速缓存的任何一块都可以映射到主存储器的任何一块，而不仅仅是某个特定的区域。这种方式提高了数据访问的灵活性，特别是在处理数据分布不均匀的情况时，能够更有效地利用缓存资源。 描述中提到的CPU与DRAM（动态随机存取内存）性能比较揭示了两者之间的发展趋势。CPU性能每年以大约60%的速度增长，而DRAM的性能每年增长只有9%，这导致了CPU与主存储器之间的性能差距不断扩大。这种差异被称为“内存墙”，对计算机系统的整体性能产生了挑战。为了解决这个问题，引入了高速缓存机制，如CACHE，它使用更快的存储介质（通常是SRAM）来暂时存储最常访问的数据，从而减少对慢速主存储器的访问。 主存储器的多体结构是为了提高读写速度而设计的。通过构建多个能够独立执行读写的存储体，可以实现并行读写，从而提升效率。多体结构适用于静态和动态存储器，通常按照低位地址交叉编址的方式来组织，确保多体之间的并行操作。此外，一体多字结构也是一种优化方式，允许在同一时间对多个字进行操作，进一步提高性能。 层次存储器系统是现代计算机硬件系统的核心组成部分，它包括高速缓存、主存储器以及可能的虚拟存储器等层次。层次存储器系统的设计目标是在速度、容量和成本之间找到平衡。通过将存储器分为不同层次，每一层都有不同的速度、容量和成本，比如最顶层的高速缓存速度最快但容量最小，主存储器速度较慢但容量较大，而虚拟存储器则通过磁盘等慢速介质提供更大的容量。这种分层设计遵循程序运行的局部性原理，即程序倾向于在短时间内重复访问同一组数据，使得缓存能够更有效地工作。 为了保持存储器系统的正常运行，一致性（Consistency）和包含性（Inclusiveness）是非常重要的概念。一致性是指当主存储器中的数据改变时，高速缓存中的相应数据也必须同步更新，以保证所有处理器看到的数据是一致的。包含性则是指较低层次的存储器包含较高层次的所有数据，例如，高速缓存中的所有数据都在主存储器中能找到。 存储保护是另一个关键点，它确保各个进程只能访问它们被授权的存储区域，防止数据被误修改或非法访问，从而维护系统的安全性和稳定性。 全相联方式在存储器系统中起着关键作用，通过多层次的存储设计和高效的地址映射策略，计算机系统能够在性能和成本之间找到最佳平衡，满足快速、大容量和低成本的需求。