瞬态电流测试法在开路故障并发模拟中的应用

"开路故障并发模拟"是集成电路测试领域的一个关键议题，主要关注如何检测和模拟电路中的开路故障。本文由李杰和邝继顺在2005年发表于《上海师范大学学报(自然科学版)》第34卷第5期，探讨了利用瞬态电流测试方法（IDDT Testing）来实现这一目标。IDDT（Inter-Die Delay Test）是一种通过分析电路内部电压信号切换的瞬态电流来检测故障的技术，尤其适用于检测那些传统电压测试难以发现的开路故障和串扰故障。 在文中，作者提出了使用五维立方（v0, v1, f, h1, h0）来表示信号线在特定时间区间内的波形。这种表示法能够更全面地描述信号的变化，从而为不同门电路的输出立方计算提供基础。立方在这里指的是信号在传输过程中产生的电流变化特征。通过计算这些立方，可以更准确地评估故障电路和正常电路之间的电流差异。 作者进一步阐述了如何利用向量对来进行瞬态电流测试。在电路中注入一对测试向量，它们在传播时会产生瞬态电流。如果某个故障电路的瞬态电流与正常电路的差异显著，那么该故障就是IDDT可测的，即可以通过这种方法识别出来。然而，由于芯片间的延时差异，相同的向量对可能引起不同的冒险（逻辑冲突），导致瞬态电流变化。因此，进行故障模拟时必须考虑到延时的影响。 文章指出，对于具有不同延时特性的相同类型芯片，即使使用相同的测试向量对，也会产生不同数量的冒险，这将导致瞬态电流的差异。因此，为了提高故障检测的准确性，必须在模拟过程中考虑延时的动态范围，并可能使用随机测试向量来捕捉这些变化。 这篇论文详细研究了在考虑逻辑门和惯性延时变化的条件下，如何使用IDDT测试技术进行开路故障的并发模拟。实验结果证实了这种方法在延迟变化情况下的有效性和可行性，为集成电路测试提供了新的思路和工具。这项工作是基于自然科学的深入研究，对提升芯片质量和可靠性具有重要意义，特别是在集成电路设计和制造领域。