中山大学计算机组成原理实验：流水线CPU设计与优化

“18308045_谷正阳_第九次实验1 - 中山大学数据科学与计算机学院本科生实验报告，计算机组成原理实验，任课教师郭雪梅，助教汪庭葳、刘洋旗” 这篇实验报告详细介绍了计算机组成原理中的一个重要主题——流水线CPU的设计与实现。实验的目的是让学生理解和掌握流水线CPU的基本功能部件，包括提高CPU性能的方法，以及流水线MIPS微处理器的工作原理和冲突解决。 实验内容首先涉及级间寄存器的实现，通过`flipflop`模块展示了D型触发器的逻辑，该触发器在时钟信号的上升沿更新输出，用于存储数据。接着，实验详细讲解了取指令部分(IF阶段)的实现，包括如何从内存中获取指令并放入指令寄存器(IR)，以及如何计算下一条指令的地址(NPC)。PC模块利用32位加法器与立即数4相加来完成地址的递增。 在IF阶段之后，提到了指令存储器(INSTMEM)的使用，类似于单周期CPU中的设计，以及使用MUX和寄存器实现IF/ID阶段之间的数据传输。实验代码示例展示了如何创建一个`adder_if`模块来计算PC+4，以及一个`IF`模块来处理分支或PC更新的情况。 此外，实验还涉及了数据冒险和控制冒险的概念，这是流水线CPU中常见的问题。数据冒险指的是当指令之间存在依赖关系，导致后续指令无法在预期的时间内执行；而控制冒险则与分支指令有关，可能造成流水线的空洞。解决这些问题通常需要插入额外的延迟槽或使用预测技术。 实验最后，学生需要掌握流水线MIPS微处理器的测试方法，这可能包括使用特定的测试向量来验证不同阶段的正确性，以及检查流水线冲突的解决策略是否有效。 这个实验旨在深化对计算机内部工作原理的理解，特别是流水线技术，这对于任何希望深入学习计算机体系结构或成为硬件工程师的人来说都是至关重要的基础知识。通过这样的实践，学生能够获得实际设计和调试CPU组件的经验，从而更好地理解理论概念，并提升问题解决能力。