QuartusII+Qsys搭建NIOSII+SDRAM DE2_115样例详细教程

本文档详细介绍了如何在Quartus II、Qsys、NIOS II、SDRAM以及Altera DE2-115开发板上进行一个具体的硬件-software联合设计流程。首先，作者基于Windows 7 64-bit操作系统和Quartus II 13.0版本，利用Qsys工具构建一个包含NIOS II处理器、SDRAM控制器、串口调试模块（JTAG_UART）以及系统标识符（sys_id）的系统设计。 1. **工程创建与顶层文件**: 开始于新建工程，并构建顶层文件，使用BDF格式。在这个阶段，用户创建了一个基本的架构，包括核心组件如NIOS II核和SDRAM控制器。 2. **Qsys配置**: 在Qsys中，用户创建了一个Nios II芯片实例，自定义时钟为clk_50或clk_100 MHz。选择F型Nios II核，配置数据总线宽度为32位，银行数量为4，阵列大小为13x10。此外，用户还设置了SDRAM控制器的配置，确保正确的时间参数，并为其赋予一个易于识别的名字。 3. **添加外部接口**: 添加串口调试模块JTAG_UART，用于调试目的，并设置系统标识符。用户可以根据需要自定义标识符数值。 4. **手工连线与配置**: 因为Qsys取消了自动连线功能，用户必须手动连接各个组件之间的时钟、数据总线、非存储器接口、存储器接口和中断接口。例如，将NIOS II的异常和复位向量地址以及内存基地址设置为SDRAM。 5. **生成可执行文件**: 在Qsys的generation选项中，用户去除仿真选项，然后生成项目文件。保存文件时，根据个人喜好命名。 6. **导入至Quartus II**: 生成的文件需导入到Quartus II工程中，对于低版本的Quartus II，文件可以自动加入；而对于较高版本，用户需要手动添加。 7. **顶层文件的扩展**: 在顶层的BDF文件中，通过插入符号的方式添加PLL（锁相环路），选择合适的PLL模型并配置其名称。 整个过程中，开发者注重了硬件和软件的交互，以及各个组件间的正确连接和配置，确保了最终能在DE2-115开发板上实现预期的功能。这份教程对于学习和实践Quartus II、Qsys和NIOS II开发流程，特别是SDRAM集成，具有很高的参考价值。