基于最大游程的GPS信号FFT并行捕获算法的FPGA实现

本文主要探讨了GPS信号并行捕获算法在FPGA实现中的优化策略。GPS信号的高效捕获是接收机性能的关键因素，尤其是在中频采样过程中，由于伪码速率与中频采样率之间的关系，若采样点数不是5的幂次，会导致硬件实现上的困难。为解决这一问题，作者首先介绍了传统的平均采样技术，如文献G7I的方案，通过对连续的J或?点伪码样点进行平均处理，虽然实现了有效的下采样，但非5的幂次限制了硬件的优化。 然而，文献GCI和G?I的工作进一步改进了这一过程。GCI通过将样点下采样到765J点，便于硬件实现，但平均采样可能跨越伪码跳变沿，造成能量损失。为解决这个问题，G?I提出了一种创新方法，即在找到伪码的最大游程内重新进行平均采样，这增加了1个码片的样点，确保了平均能量的保全且利于硬件集成。 为了确保捕获算法的准确性，文中提到的捕获算法不仅依赖于平均采样，还涉及寻找相关峰来估计载波频率偏移和码相位。原始的平均采样可能导致码相位移动步度过大，无法准确捕捉到相关峰。因此，文章提出将输入信号的前?个连续样点作为首个数据点，结合文献G7I的方法，有效解决了这一问题。 文章的核心内容是算法的设计方案，包括数据采集单元、并行捕获支路以及子模块的FPGA结构。这些设计旨在提高算法的性能和硬件实现效率。通过详细的功能仿真和分析，作者验证了这一并行捕获算法在实际应用中的可行性和有效性，为GPS接收机的硬件实现提供了重要的技术支撑。