2020年Xilinx暑期学校团队：RISC-V处理器移植与MCU验证项目

本资源是一份2020年新工科联盟-Xilinx暑期学校团队项目的详细策划书，旨在培养参与者在FPGA开发领域的技能。首先，申报表填写要求严谨，所有信息需真实准确，空缺项用“无”填补，且允许根据实际需要调整表格布局。团队由组长招梓枫和组员王睿彪组成，他们分别具备FPGA基础和SEAboard的使用经验，以及Verilog语言的熟练掌握。 项目的核心是设计并在SEA开发板上复现RISC处理内核，具体包括timer、IO_reg、distribute、ALU、ROM和decoder等组件。团队将利用Vivado 2018.2开发环境进行工作，目标是将RISC-V处理器内核移植到该板上。在这个过程中，成员们将学习处理器的功能仿真、FPGA上板验证方法，以及如何通过C语言编写程序并转化为COE格式导入Vivado进行硬件描述。 预期成果包括理解MCU的体系结构，能够手动编写RTL代码，搭建MCU内核验证平台，并成功运行C语言编写的代码，如实现流水灯功能。项目的技术方案围绕RISC内核CPU验证展开，涉及的知识点包括使用MPLAB编写C语言源程序，然后通过编译成hex文件，进一步转化为COE格式以便在Vivado中的ROM模块初始化。 整个项目不仅锻炼了团队成员的硬件设计与编程技能，也提升了他们对RISC-V处理器和FPGA平台的理解，是一次结合理论与实践的学习机会。通过这个暑期学校项目，参与者将能提升自己的专业素养，为未来在IT行业特别是FPGA开发领域的发展打下坚实的基础。